[发明专利]嵌入式源/漏MOS晶体管及其形成方法

权利要求书

1.一种嵌入式源/漏MOS晶体管，其特征在于，包括：

半导体衬底；

栅极结构，位于所述半导体衬底上；

堆叠源/漏，嵌于所述栅极结构两侧的半导体衬底内且暴露所述堆叠源/漏的上表面，所述堆叠源/漏包括介质层和位于所述介质层之上的半导体层。

2.根据权利要求1所述的嵌入式源/漏MOS晶体管，其特征在于，所述介质层和/或半导体层的材料为晶体材料。

3.根据权利要求2所述的嵌入式源/漏MOS晶体管，其特征在于，所述半导体层为P型掺杂的，所述介质层和/或半导体层的晶格常数大于所述半导体衬底的晶格常数。

4.根据权利要求2所述的嵌入式源/漏MOS晶体管，其特征在于，所述半导体层为N型掺杂的，所述介质层和/或半导体层的晶格常数小于所述半导体衬底的晶格常数。

5.根据权利要求2所述的嵌入式源/漏MOS晶体管，其特征在于，所述介质层的材料为氧化钆晶体或氧化钕晶体。

6.根据权利要求1至5中任一项所述的嵌入式源/漏MOS晶体管，其特征在于，所述半导体层的上表面与所述半导体衬底的上表面齐平或高于所述半导体衬底的上表面。

7.根据权利要求1至5中任一项所述的嵌入式源/漏MOS晶体管，其特征在于，所述半导体层延伸至所述栅极结构下方。

8.根据权利要求7所述的嵌入式源/漏MOS晶体管，其特征在于，所述半导体层的侧壁包括相接的上侧壁和下侧壁，所述上侧壁和下侧壁的相接处向所述半导体层的外侧突出。

9.根据权利要求1至5中任一项所述的嵌入式源/漏MOS晶体管，其特征在于，所述半导体衬底为绝缘体上硅衬底，所述绝缘体上硅衬底包括基底、位于所述基底上的绝缘埋层以及位于所述绝缘埋层上的表面半导体材料层，所述栅极结构位于所述表面半导体材料层上，所述堆叠源/漏嵌于所述绝缘埋层之上的表面半导体材料层中，或贯穿所述表面半导体材料层和绝缘埋层。

10.一种嵌入式源/漏MOS晶体管的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上形成栅极结构；

在所述栅极结构两侧的半导体衬底中分别形成开口；

在所述开口中填充堆叠源/漏，所述堆叠源/漏包括介质层和位于所述介质层之上的半导体层。

11.根据权利要求10所述的嵌入式源/漏MOS晶体管的形成方法，其特征在于，所述介质层和/或半导体层的材料为晶体材料。

12.根据权利要求11所述的嵌入式源/漏MOS晶体管的形成方法，其特征在于，在形成所述半导体层时在其中引入P型掺杂离子，所述介质层和/或半导体层的晶格常数大于所述半导体衬底的晶格常数。

13.根据权利要求11所述的嵌入式源/漏MOS晶体管的形成方法，其特征在于，在形成所述半导体层时在其中引入N型掺杂离子，所述介质层和/或半导体成的晶格常数小于所述半导体衬底的晶格常数。

14.根据权利要求11所述的嵌入式源/漏MOS晶体管的形成方法，其特征在于，所述介质层的材料为氧化钆晶体或氧化钕晶体。

15.根据权利要求10所述的嵌入式源/漏MOS晶体管的形成方法，其特征在于，所述在所述开口中填充堆叠源/漏包括：

在所述开口中填充介质层；

对所述介质层的表面部分进行刻蚀，剩余的介质层的上表面低于所述半导体衬底的上表面；

在所述剩余的介质层上形成所述半导体层。

16.根据权利要求15所述的嵌入式源/漏MOS晶体管的形成方法，其特征在于，使用外延生长形成所述介质层和半导体层。

17.根据权利要求10至16中任一项所述的嵌入式源/漏MOS晶体管的形成方法，其特征在于，所述半导体层的上表面与所述半导体衬底的上表面齐平或高于所述半导体衬底的上表面。

18.根据权利要求14所述的嵌入式源/漏MOS晶体管的形成方法，其特征在于，对所述介质层的表面部分进行刻蚀的同时，还对所述开口两侧的半导体衬底进行刻蚀，以使所述剩余的介质层上方的开口延伸至所述栅极结构下方。