[发明专利]具有电子熔丝结构的半导体器件及其制造方法

说明书

技术领域

示例实施例涉及半导体器件及其制造方法。

背景技术

半导体器件由于其较小的尺寸、多功能性和较低的制造成本而已被视为电子工业中较重要的因素。半导体器件可用作存储逻辑数据的存储器件或用作处理逻辑数据的逻辑器件。

一些常规半导体器件包括能执行各种功能的熔丝结构。然而，制造和/或编程常规熔丝结构是较困难的。

此外，随着电子工业变得更加高度发展，包括熔丝结构的半导体器件可能需要增大的集成度，并且对于熔丝结构的要求可能变得更宽泛地变化。

发明内容

示例实施例涉及包括电子熔丝(e-fuse)结构的半导体器件及其制造方法。

至少一些示例实施例提供半导体器件及其制造方法，该半导体器件包括能增大集成度的电子熔丝结构。

至少一些示例实施例还提供半导体器件及其制造方法，该半导体器件包括能改善编程效率的电子熔丝结构。

本发明概念的至少一示例实施例提供一种半导体器件，包括：电子熔丝栅极，横跨定义在衬底中的电子熔丝有源部分；浮置图案，包括在该电子熔丝栅极与该电子熔丝有源部分之间的第一部分和从该第一部分的两边缘沿该电子熔丝栅极的侧壁向上延伸的至少一对第二部分；阻挡电介质图案，在该浮置图案与该电子熔丝栅极之间；以及电子熔丝电介质层，在该浮置图案与该电子熔丝有源部分之间。

根据至少一些示例实施例，该浮置图案可包括具有与该电子熔丝栅极的功函数不同的功函数的金属性导电材料。

该浮置图案的第二部分的顶表面可与该电子熔丝栅极的顶表面共面或基本共面。可替代地，该浮置图案的第二部分的顶表面可设置在比该电子熔丝栅极的顶表面低的高度处。

该衬底可具有彼此分隔开的第一区、第二区和第三区。该电子熔丝有源部分可定义于该第一区中，在该示例中，该半导体器件还可包括：顺序堆叠在定义于该衬底的第二区中的第一MOS有源部分上的第一MOS栅极电介质层和第一MOS栅极；以及顺序堆叠在定义于该衬底的第三区中的第二MOS有源部分上的第二MOS栅极电介质层和第二MOS栅极。该第一MOS栅极的功函数可不同于该第二MOS栅极的功函数。

该第一MOS栅极可包括顺序堆叠的第一子栅极、第二子栅极和第三子栅极。该第一MOS栅极的功函数可以是通过该第一MOS栅极的该第一子栅极、第二子栅极和第三子栅极的耦合产生的第一耦合功函数。该第二MOS栅极可包括顺序堆叠的第一子栅极和第二子栅极。该第二MOS栅极的功函数可以是通过该第二MOS栅极的该第一子栅极和第二子栅极的耦合产生的第二耦合功函数。

该第一MOS栅极的第一子栅极可具有与该第二耦合功函数不同的功函数，该浮置图案可具有与该第一MOS栅极的第一子栅极相同或基本相同的功函数，且该电子熔丝栅极的功函数可与该第二耦合功函数相同或基本相同。

该电子熔丝栅极可包括第一子栅极和第二子栅极。该电子熔丝栅极的第一子栅极、该第一MOS栅极的第一子栅极和第二子栅极、以及该第二MOS栅极的第一子栅极可用作对于相应的金属元素的扩散障垒。

该浮置图案可由与该第一MOS栅极的第一子栅极相同或基本相同的材料形成。该第一MOS栅极的第二子栅极可由与该第二MOS栅极的第一子栅极相同或基本相同的材料形成。该第一MOS栅极的第三子栅极可由与该第二MOS栅极的第二子栅极相同或基本相同的材料形成。该电子熔丝栅极可由与该第二MOS栅极相同或基本相同的材料形成。

该第一MOS栅极的第一子栅极可厚于该第二MOS栅极的第一子栅极。

该第一MOS栅极的第一子栅极和第二子栅极可覆盖该第一MOS栅极的第三子栅极的底表面和侧壁。该第二MOS栅极的第一子栅极可覆盖该第二MOS栅极的第二子栅极的底表面和侧壁。

根据至少一些示例实施例，半导体器件还可包括设置在该衬底上的模层。在该示例中，该电子熔丝栅极、该阻挡电介质图案和该浮置图案可设置在定义于该模层的与该第一区对应的部分中的第一槽中。该第一MOS栅极可设置在定义于该模层的与该第二区对应的部分中的第二槽中。该第二MOS栅极可设置在定义于该模层的与该第三区对应的部分中的第三槽中。