[发明专利]半导体器件及半导体存储装置

说明书

技术领域

本发明涉及半导体领域，更具体地，涉及一种可用作存储单元的半导体器件以及包括这种存储单元阵列的半导体存储装置。

背景技术

近年来，半导体存储装置如DRAM(动态随机存取存储器)获得了长足的进步。随着对小型化、大容量存储装置的需求不断增长，存储装置中存储单元的集成密度越来越高。

在高密度的集成中，双端口器件用作存储单元是有利的。特别是在矩阵寻址的存储装置中，各存储单元位于沿不同方向排列的位线与字线的交叉处。如果存储单元为双端口器件，则存储单元与位线、字线的连接将得到简化，从而有利于高密度集成。

但是，目前常用的双端口器件如相变电阻器和铁电器件尚存在各种问题，例如需要大功率或者与常规的Si半导体工艺不兼容等。有鉴于此，需要提供一种可用作存储单元的新颖双端口半导体器件。

发明内容

本发明的目的在于提供一种可用作存储单元的半导体器件及包括这种存储单元阵列的半导体存储装置，该半导体器件易于制作，且能够降低生成成本。

根据本发明的一个方面，提供了一种用作存储单元的半导体器件，包括：依次设置的第一P型半导体层、第一N型半导体层、第二P型半导体层和第二N型半导体层。

优选地，可以通过在第一P型半导体层与第二N型半导体层之间施加大于穿通电压V_BO的正向偏置，在该半导体器件中存储第一数据状态。

进一步优选地，可以通过在第一P型半导体层与第二N型半导体层之间施加处于该半导体器件的反向击穿区的反向偏置，在该半导体器件中存储第二数据状态。

根据本发明的另一方面，提供了一种半导体存储装置，包括：存储单元阵列，其中每一存储单元包括上述半导体器件；沿第一方向排列的多条字线；以及沿不同于第一方向的第二方向排列的多条位线，其中，每一存储单元连接到相应的字线和相应的位线。

优选地，可以通过一条位线和一条字线，向与该位线和字线相连的存储单元施加大于穿通电压V_BO的正向偏置，来在该存储单元中写入第一数据。

优选地，可以通过一条位线和一条字线，向与该位线和字线相连的存储单元施加处于该存储单元的反向击穿区的反向偏置，来在该存储单元中写入第二数据。

进一步优选地，可以通过一条位线和一条字线，向与该位线和字线相连的存储单元施加大于临界电压Vcrit且小于穿通电压V_BO的读取偏置，来读取该存储单元中存储的数据，其中，当流过存储单元的电流相对较大时，确定该存储单元中存储有第一数据；而当流过存储单元的电流相对较小时，确定该存储单元中存储有第二数据。

根据本发明的半导体器件结构简单，易于制造，且因此制造成本低。当其用作存储单元时，作为双端口器件可以容易地形成存储单元阵列，并因此可以改善半导体存储装置中存储单元的集成密度。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1中示出了根据本发明实施例的半导体器件的结构图及其等效电路图；

图2示出了在半导体器件的阳极与阴极之间施加正向偏置时流过半导体器件的电流；

图3示出了在半导体器件的阳极与阴极之间施加反向偏置时流过半导体器件的电流；

图4示出了半导体器件的电流(I_T)-电压(V_T)特性图；

图5示出了根据本发明实施例的结合有半导体器件的半导体存储装置的示意图；以及

图6示出了图5所示的半导体存储装置中与一条位线相连的各存储单元的等效电路图。

具体实施方式

以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知知识和技术的描述，以避免不必要地混淆本发明的概念。需要指出的是，附图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。