[发明专利]一种ΔΣ模数转换器的片上辅助测试系统及其辅助测试方法

权利要求书

1.一种Δ∑模数转换器的片上辅助测试系统，其特征在于，包括集成在Δ∑模数转换器芯片上的存储器模块、并口转串口模块以及一个控制调度模块；所述的存储器模块用于储存Δ∑调制器以及Δ∑模数转换器输出的数字码；所述并口转串口模块，用于将N位并行输出的数字码转为N位串行输出的数字码；所述控制调度模块，用于产生对各个模块进行调度的控制信号，实现整个片上辅助测试系统；其中，存储器模块的一个数字输出端与并口转串口模块的数字输入端相连，控制调度模块的控制信号输出端分别与存储器模块和控制调度模块的控制信号输入端相连；所述存储器模块的数字输入端和控制调度模块的控制输入端分别接收Δ∑模数转换器的数字码输出信号和状态控制信号，存储器模块的另一个数字输出端与并口转串口模块的数字输出端均作为用于测试的数字信号的输出端口。

2.一种采用如权利要求1所述系统的辅助测试方法，其特征在，包括八种辅助测试模式：

测试模式1，为测试在PAD上有数字输出时Δ∑调制器性能；包括接受从Δ∑调制器输出的调制数据以及时钟信号，然后通过Δ∑调制器5位并行输出端口直接输出Δ∑调制器的调制数字码，用于片外逻辑分析仪进行测试；

测试模式2，为测试数字抽取滤波器性能；包括从外部接受测试数据以及时钟信号，然后通过数字抽取滤波器的24位并行输出端口以及并口转串口模块的24位串行输出端口输出数字码，用于片外逻辑分析仪进行测试；

测试模式3，为测试在PAD上有数字输出时Δ∑模数转换器性能；包括接受从Δ∑模数转换器输出数字码以及时钟信号，然后通过数字抽取滤波器的24位并行端口输出Δ∑模数转换器的24位数字码，用于片外逻辑分析仪进行测试；

测试模式4，为测试在PAD上有数字输出时Δ∑模数转换器性能；包括接受从Δ∑模数转换器输出数字码以及时钟信号，然后通过并口转串口模块的24位串行端口输出Δ∑模数转换器的24位数字码，用于片外逻辑分析仪进行测试；

测试模式5，为存储在PAD上无数字输出时Δ∑调制器的输出码；包括接受从Δ∑调制器输出的调制数据以及时钟信号，然后将数据存入存储器，存储的数据用于测试模式7，此时PAD上无输出；

测试模式6，为存储在PAD上无数字输出时Δ∑模数转换器的输出码；包括接受从Δ∑模数转换器输出的调制数据以及时钟信号，然后将数据存入存储器，存储的数据用于测试模式8，此时PAD上无输出；

测试模式7，为测试在PAD无输出时Δ∑调制器性能；包括接受从存储器输出的测试模式5的数据，然后把存储器输出的24位并行数据转换为4个5位并行数据从测试系统5位并行输出端口直接输出数字码，用于片外逻辑分析仪进行测试；

测试模式8，为测试在PAD无输出时Δ∑模数转换器性能；包括接受从存储器输出的测试模式6的数据，然后通过测试系统的24位并行输出端口以及并口转串口模块的24位串行输出端口输出存储器存储的数字码，用于片外逻辑分析仪进行测试。