[发明专利]一种ΔΣ模数转换器的片上辅助测试系统及其辅助测试方法

说明书

技术领域

本发明属于混合信号集成电路设计领域，特别涉及一种Δ∑模数转换器的片上辅助测试系统及其测试方法。 

背景技术

Δ∑(Delta-Sigma)模数转换器是基于过采样和噪声整形技术，以速度换取精度，可以很容易的实现高精度模数转换。Δ∑模数转换器一般由Δ∑调制器和数字抽取滤波器两部分构成。Δ∑模数转换器一般有以下几个重要参数：模数转换器位数N、调制器量化比特数M、过采样率OSR以及采样频率Fs。输入的模拟信号首先经过Δ∑调制器产生M位的调制码，此时数据更新频率为Fs，之后M位的调制码经过数字抽取滤波器变为N位数字码，此时数据更新频率为Fs/OSR，完成N位的模数转换，如图1所示。 

Δ∑模数转换器成本低且易于集成，因此广泛应用于医疗电子以及各类消费电子中的音频解码系统，等等。随着集成电路领域的蓬勃发展使得这些应用正逐步走向片上集成，从而获得更高的性能、更低的功耗和更低的成本。在一些军用以及高端民用的场合，需要高精度的模数转换器，然而高精度模数转换器给设计以及测试都带来了很大的困难。 

传统的Δ∑模数转换器测试系统通常有以下几个部分构成，供电电源、信号发生仪、逻辑分析仪以及个人电脑，如图2所示。供电电源用来给待测芯片提供电压以及电流偏置；信号发生仪用来给待测芯片提供测试信号；逻辑分析仪用来采集待测芯片的数字输出；个人电脑用来分析处理逻辑分析仪采集到的数据。在传统测试方法中，在对待测芯片进行测试时，需要首先将数字电源和逻辑分析仪共地，然后数字输出要直接连在逻辑分析仪采集头。逻辑分析仪在工作过程中会产生很大干扰以及数字输出在PAD(焊盘)环上不停翻转，这些干扰会通过电源和信号线之间的耦合电容耦合到模拟电源上，进而干扰到内部Δ∑模数转换器模拟部分的工作状态，影响Δ∑模数转换器性能。 

发明内容

本发明的目的是为克服已有技术的不足之处，提出一种Δ∑模数转换器的片上辅助测试系统及其辅助测试方法。本发明可以使Δ∑模数转换器在工作时PAD没有测试引入的负载，测试芯片性能时Δ∑模数转换器停止工作，从而使Δ∑模数转换器工作和测试分离，最大限度减小外界测试环境对芯片工作的影响。 

本发明的Δ∑模数转换器的片上辅助测试系统，其特征在于，包括集成在Δ∑模数转换器芯片上的存储器模块、并口转串口模块以及一个控制调度模块；所述的存储器模块用 于储存Δ∑调制器以及Δ∑模数转换器输出的数字码；并口转串口模块，用于将N位并行输出的数字码转为N位串行输出的数字码；控制调度模块，用于产生对各个模块进行调度的控制信号，实现整个片上辅助测试系统；其中，存储器模块的一个数字输出端与并口转串口模块的数字输入端相连，控制调度模块的控制信号输出端分别与存储器模块和控制调度模块的控制信号输入端相连；所述存储器模块的数字输入端和控制调度模块的控制输入端分别接收Δ∑模数转换器的数字码输出信号和状态控制信号，存储器模块的另一个数字输出端与并口转串口模块的数字输出端均作为用于测试的数字信号的输出端口。 

本发明提出的采用上述的片上辅助测试系统的辅助测试方法，包括八种辅助测试模式，分别描述如下： 

测试模式1，为测试在PAD上有数字输出时Δ∑调制器性能；包括接受从Δ∑调制器输出的调制数据以及时钟信号，然后通过Δ∑调制器5位并行输出端口直接输出Δ∑调制器的调制数字码，用于片外逻辑分析仪进行测试； 

测试模式2，为测试数字抽取滤波器性能；包括从外部接受测试数据以及时钟信号，然后通过数字抽取滤波器的24位并行输出端口以及并口转串口模块的24位串行输出端口输出数字码，用于片外逻辑分析仪进行测试； 

测试模式3，为测试在PAD上有数字输出时Δ∑模数转换器性能；包括接受从Δ∑模数转换器输出数字码以及时钟信号，然后通过数字抽取滤波器的24位并行端口输出Δ∑模数转换器的24位数字码，用于片外逻辑分析仪进行测试； 

测试模式4，为测试在PAD上有数字输出时Δ∑模数转换器性能；包括接受从Δ∑模数转换器输出数字码以及时钟信号，然后通过并口转串口模块的24位串行端口输出Δ∑模数转换器的24位数字码，用于片外逻辑分析仪进行测试； 

测试模式5，为存储在PAD上无数字输出时Δ∑调制器的输出码；包括接受从Δ∑调制器输出的调制数据以及时钟信号，然后将数据存入存储器，存储的数据用于测试模式7，此时PAD上无输出；