[发明专利]具有芯片外控制器的存储器装置及其制造方法

说明书

技术领域

本发明是有关于一种集成电路存储器装置(integrated circuit memorydevices)及其制造方法。

背景技术

高密度存储器装置在制造时，集成电路上每单位面积的数据储存量将是关键指标。因此，当存储器装置临界尺寸技术已达到瓶颈时，为了要达到每位更大的储存密度并降低每位的生产成本，一般建议的方式是将多层次的存储单元叠层。此外，新的存储器技术展开，包括相变存储器(phasechange memory)、铁磁存储器(ferromagnetic memory)、金属氧化物型存储器(metal oxide based memory)等。

存储器技术需要一系列不同的工艺步骤，接着是对于次要的外围电路的制造，外围电路例如是地址译码器(address decoders)、状态机(statemachines)，以及指令译码器(command decoder)。由于存储器阵列以及外围电路都需要制造步骤的支持，所以用以执行存储器装置的生产线可能比较昂贵，或者以制造外围电路的电路作为妥协。如此将导致使用更高阶的技术来制造存储器装置的集成电路，造成工艺成本更加提高。

当集成电路中的存储器性能提升，使得制造成本越来越高，必须提出一个低制造成本的集成电路存储器结构。

发明内容

有鉴于此，本发明提供了一种集成电路存储器装置，包括一存储器电路以及一外围电路，可以使用低成本制造此集成电路存储器装置。用于集成电路存储器装置的存储器电路以及外围电路，在叠层结构中是实现于不同层。存储器电路层以及外围电路层包括互连表面，通过互连表面的匹配可以建立存储器电路以及外围电路之间的电性连接。存储器电路层以及外围电路层可以在不同的生产线中，利用不同的工艺分别地形成于不同的衬底上。因此，可以使用独立的工艺技术，一种工艺技术是用来制造存储器阵列，而另一种工艺技术是用以制造外围电路。分开的电路可以接着被叠层或封装在一起。

于此所说明的制造存储器装置的方法，包括形成一存储器电路，存储器电路包括多个存储单元。存储器电路具有一第一互连表面，第一互连表面包括第一组互连位置。第一组互连位置中的互连位置电性耦接至多个存储单元中相对应的存储单元。此方法亦包括形成一外围电路，外围电路提供一操作存储器电路的控制信号。外围电路具有一第二互连表面，第二互连表面具有第二组互连位置。此方法更包括连接存储器电路的第一互连表面至外围电路的第二互连表面，使得互连位置中的第一组互连位置电性连接至相对应的第二组互连位置的互连位置。

于此所述的存储器装置包括一存储器电路，存储器电路包括多个存储单元。存储器电路具有一第一互连表面，第一互连表面包括第一组互连位置。第一组互连位置中的互连位置电性耦接至多个存储单元中相对应的存储单元。存储器装置亦包括一外围电路，外围电路提供控制信号以操作存储器电路。外围电路具有一第二互连表面，第二互连表面具有第二组互连位置。外围电路的第二互连表面被连接至存储器电路的第一互连表面于一互连接口，使得第一组互连位置中的互连位置电性耦接至相对应的第二组互连位置中的互连位置。

本技术的其它方面以及优点将可配合后叙的图式、详细说明的内容以及权利要求范围来了解。

附图说明

图1绘示一简化的集成电路存储器装置的方块图，集成电路存储器装置包括一存储器电路以及一外围电路，于此所述的存储器电路与外围电路连接于一互连接口。

图2绘示一简化的存储器电路的方块图，存储器电路包括一第一组存储单元与一第二组存储单元。

图3绘示一典型的存储器装置的一部分的示意图，存储器装置具有所述的互连表面。

图4绘示一存储器电路的一实施例的布局图，其绘示了互连接表面上的互连接位置的设置关系。

图5绘示存储器电路的一实施例的剖面图。

图6至图8绘示形成叠层的集成电路的存储器装置的制造流程图，集成电路存储器装置包括于此所述的一存储器电路以及一外围电路。

图9绘示透过一中介层间接地连接存储器电路至外围电路的另一实施例的示意图。

图10绘示一叠层结构的一实施例的剖面图，此叠层结构包括多个存储器彼此叠层。

【主要元件符号说明】

100：装置

110：存储器电路

130、130-1、130-2：导体

132、132-1、132-2、132a、132b、134、134a、134b：互连位置

160：存储器阵列