[发明专利]用于具有棋盘式布局的晶体管的栅极金属布线

说明书

本申请是2008年2月18日提交的申请号为200810080753.2并且发明名称为“用于具有棋盘式布局的晶体管的栅极金属布线”的申请的分案申请。

技术领域

本发明涉及用于制造高电压晶体管的半导体器件结构和工艺。

背景技术

在半导体领域中高电压场效应晶体管(HVFET)已是公知的。很多HVFET采用的器件结构包括延伸的漏极区，当器件处于“截止”状态时，该延伸的漏极区支持或阻断所施加的高电压(例如几百伏)。在常规的垂直HVFET结构中，半导体材料的台或柱形成用于导通状态中的电流的延伸的漏极或漂移区。在衬底顶部附近、与台的侧壁区域相邻地形成沟槽栅极结构，在台处将本体区设置在延伸的漏极区上方。向栅极施加适当的电压电势沿着本体区的垂直侧壁部分形成导电沟道，使得电流可以垂直流过半导体材料，即，从设置源极区的衬底顶表面向下流到设置漏极区的衬底底部。

在常规布局中，垂直HVFET由长的连续硅柱结构构成，该硅柱结构跨越半导体管芯延伸，并且该柱结构在垂直于柱长度的方向上重复。不过，该布局引起的问题在于，在高温处理步骤期间硅晶片容易产生大的翘曲。在很多工艺中，翘曲是永久性的且足够大，防碍了在下一处理步骤中用工具加工晶片。

发明内容

根据本发明的一个实施例，提供一种晶体管，包括：衬底；被组织成多个部分的多个晶体管段，每个晶体管段具有长度和宽度，每个部分的晶体管段沿宽度被设置成并排关系，所述部分被设置成行和列，每行的部分被设置成使得晶体管段的部分到部分的长度沿第一和第二横向交替对准，第一横向基本垂直于第二横向，每个晶体管段包括：半导体材料柱，所述柱具有设置在衬底的顶表面处或附近的源极区；分别设置在所述柱的相对侧上的第一和第二介电区域，所述第一介电区域由所述柱横向包围，并且所述第二介电区域横向包围所述柱；分别设置在所述第一和第二介电区域中的第一和第二场板；分别设置在邻近本体区的柱的顶部处或附近的第一和第二介电区中的第一和第二栅极元件；以及第一金属层，其包括耦合到每个晶体管段的源极区的源极汇流排、和耦合到每个晶体管段的第一和第二栅极元件的栅极汇流排。

根据本发明的一个实施例，提供一种晶体管，包括：衬底；被组织成多个部分的多个晶体管段，每个晶体管段具有长度和宽度，每个部分的晶体管段沿宽度被设置成并排关系，所述部分被设置成行和列，每行的部分被设置成使得晶体管段的部分到部分的长度沿第一和第二横向交替对准，第一横向基本垂直于第二横向，每个晶体管段包括：半导体材料柱，所述柱具有设置在衬底的顶表面处或附近的源极区；分别设置在所述柱的相对侧上的第一和第二介电区域，所述第一介电区域由所述柱横向包围，并且所述第二介电区域横向包围所述柱；分别设置在所述第一和第二介电区域中的第一和第二场板；分别设置在邻近本体区的柱的顶部处或附近的第一和第二介电区中的第一和第二栅极元件；以及第一金属层，其包括耦合到每个晶体管段的源极区的源极汇流排、和耦合到每个晶体管段的第一和第二栅极元件的栅极汇流排，栅极汇流排包括与每行相关联的顶部和底部线，具有沿第一横向对准的段的长度的部分均具有耦合到顶部线的第一和第二栅极元件中的第一组，并且第一和第二栅极元件中的第二组耦合到底部线。

根据本发明的一个实施例，提供一种晶体管，包括：衬底；被组织成多个部分的多个晶体管段，每个晶体管段具有长度和宽度，每个部分的晶体管段沿宽度被设置成并排关系，所述部分被设置成行和列，每行的部分被设置成使得晶体管段的部分到部分的长度沿第一和第二横向交替对准，第一横向基本垂直于第二横向，每个晶体管段包括：跑道形半导体材料柱，所述柱具有设置在衬底的顶表面处或附近的源极区；分别设置在邻近本体区的柱的相对侧上的第一和第二栅极元件；第一金属层，其包括耦合到每个晶体管段的源极区的源极汇流排、和耦合到每个晶体管段的第一和第二栅极元件的栅极汇流排，栅极汇流排包括与每行相关联的顶部和底部线，源极汇流排在顶部与底部线之间跨越每一行连续延伸。

附图说明

从下面的详细说明和附图将可以更全面地理解本发明，不过，详细说明和附图不应用来将本发明限制到所示的具体实施例，而是仅用于解释和理解。

图1示出了垂直HVFET结构的实例截面侧视图。

图2A示出了图1中所示的垂直HVFET结构的实例布局。

图2B为图2A中所示的实例布局的一部分的放大视图。

图3A示出了图1中所示的垂直HVFET结构的另一实例布局。

图3B为图3A中所示的实例布局的一部分的放大视图。