[发明专利]集成电路钝化层的制造方法及结构

说明书

技术领域

本发明涉及一种集成电路生产工艺，尤其涉及一种集成电路钝化层的制造方法及结构。

背景技术

图1是现有技术中的钝化层及制造方法的结构示意图，请参见图1，现有技术中的集成电路钝化层的制造方法一般为：

在包含半导体基底、半导体器件及金属互联线的硅片上覆盖一层第二氧化硅钝化层，之后再二氧化硅第一钝化层上再覆盖已成氮化硅第二钝化层，采用上述的制造方法具有产品良率不理想，对于二氧化硅层和氮化硅层的厚度及薄膜质量要求较高，且成本较高的缺点。

发明内容

本发明公开了一种集成电路钝化层的制造方法及结构，用以解决现有技术中芯片良品率低的问题。

本发明的上述目的是通过以下技术方案实现的：

一种集成电路钝化层的制造方法，其中，在包含有大量半导体器件的硅片上覆盖一钝化层；之后在钝化层中进行离子注入，以在钝化层中形成一层非晶层。

如上所述的集成电路钝化层的制造方法，其中，在钝化层中形成非晶层后进行低温微秒退火。

如上所述的集成电路钝化层的制造方法，其中，所述钝化层采用二氧化硅钝化层。

如上所述的集成电路钝化层的制造方法，其中，通过离子注入将所述二氧化硅钝化层的部分硅的晶体结构破坏成非晶结构，从而在钝化层中形成非晶层，以阻断水气可能通过的路径的形成。

如上所述的集成电路钝化层的制造方法，其中，所述硅片上包含半导体基底、半导体器件以及金属互联线的硅片。

如上所述的集成电路钝化层的制造方法，其中，采用氮或碳离子进行离子注入。

一种集成电路钝化层的结构，一硅片上设有一钝化层，其中，所述钝化层内设有一非晶层。

如上所述的集成电路钝化层的结构，其中，所述钝化层为二氧化硅层。

综上所述，由于采用了上述技术方案，本发明集成电路钝化层的制造方法及结构解决了现有技术中芯片良品率低的问题，通过离子注入将生长的二氧化硅层部分非晶化，使得一次性形成多层钝化层，从而阻断了水气等的通过路径，进而提升了产品的良率。

附图说明

图1是现有技术中的钝化层及制造方法的结构示意图；

图2~图4是本发明集成电路钝化层的制造方法的流程示意图；

图5是本发明集成电路钝化层的结构的示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

    一种集成电路钝化层的制造方法，其中，请参见图2、图3，在包含有大量半导体器件的硅片上覆盖一钝化层，以阻止水气等的进入；请参见图4，之后在钝化层中进行离子注入，以在钝化层中形成一层非晶层，该步骤实际上是将钝化层的硅的晶体结构破坏成非晶结构，从而达到阻断这些水气可能通过的路径的形成，同时形成多层钝化层。

进一步的，本发明中在钝化层中形成非晶层后进行低温微秒退火，从而达到减少由离子注入引起的缺陷。

本发明中的所述钝化层采用二氧化硅钝化层，通过离子注入将所述二氧化硅钝化层的部分硅的晶体结构破坏成非晶结构，从而在钝化层中形成非晶层，以阻断水气可能通过的路径的形成，同时形成多层的钝化层。

本发明中所述硅片上包含半导体基底、半导体器件以及金属互联线的硅片。

本发明中的采用氮或碳离子进行离子注入。

图5是本发明集成电路钝化层的结构的示意图，请参见图5，一种集成电路钝化层的结构，一硅片101上设有一钝化层102，其中，所述钝化层102内设有一非晶层103，该非晶层103是通过离子注入将钝化层102内的硅的晶体破坏形成非晶结构形成的，用以达到阻断水气可能通过的路径的形成，同时形成多层钝化层。

本发明中采用的所述钝化层为二氧化硅层。

综上所述，由于采用了上述技术方案，本发明集成电路钝化层的制造方法及结构解决了现有技术中芯片良品率低的问题，通过离子注入将生长的二氧化硅层部分非晶化，使得一次性形成多层钝化层，从而阻断了水气等的通过路径，进而提升了产品的良率。

以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。