[发明专利]一种迟滞比较电路及芯片

权利要求书

1.一种迟滞比较电路，与电源相连接，其特征在于，所述迟滞比较电路包括：

第一差动比较模块，包括三个输入端和两个输出端，所述第一差动比较模块的第一输入端为所述迟滞比较电路的输入端，所述第一差动比较模块用于将所述第一输入端接收到的输入电压与所述第一差动比较模块的第二输入端接收到第一基准参考电压进行比较，输出第一比较结果；

第二差动比较模块，包括三个输入端和两个输出端，所述第二差动比较模块的第一输入端与所述第一差动比较模块的第一输入端相连接，所述第二差动比较模块用于将所述第二差动比较模块的第一输入端接收到的输入电压与所述第二差动比较模块的第二输入端接收到第二基准参考电压进行比较，输出第二比较结果；

逻辑判断模块，包括五个输入端和三个输出端，所述逻辑判断模块的第一输入端同时接所述第一差动比较模块的第一输出端与所述第二差动模块的第二输出端，所述逻辑判断模块的第二输入端同时接所述第一差动比较模块的第二输出端与所述第二差动模块的第一输出端，所述逻辑判断模块的第一输出端为所述迟滞比较电路的输出端，所述逻辑判断模块的第二输出端接所述第一差动比较模块的第三输入端，所述逻辑判断模块的第三输出端接所述第二差动比较模块的第三输入端的，所述逻辑判断模块用于判断输出所述第一差动比较模块输出的第一比较结果或者所述第二差动比较模块输出的第二比较结果至所述逻辑判断模块的第一输出端，并根据所述第一比较结果与所述第二比较结果的比较结果，输出两个不同的控制信号分别至所述第一差动比较模块的第三输入端以及所述第二差动比较模块的第三输入端；以及

偏置模块，包括一个输入端和三个输出端，所述偏置模块的输入端与所述电源相连接，所述偏置模块的第一输出端与所述逻辑判断模块的第三输入端相连接，所述偏置模块的第二输出端与所述逻辑判断模块的第四输入端相连接，所述偏置模块的第三输出端与所述逻辑判断模块的第五输入端相连接，所述偏置模块用于向所述逻辑判断模块提供稳定的偏置源。

2.如权利要求1所述的迟滞比较电路，其特征在于，所述第一差动比较模块包括第一开关管以及第二开关管，所述第二开关管的控制端为所述第一差动比较模块的第一输入端，所述第二开关管的高电位端与所述第一开关管的高电位端相连接，所述第一开关管的控制端为所述第一差动比较模块的第二输入端，所述第一开关管的高电位端为所述第一差动比较模块的第三输入端，所述第一开关管与第二开关管的低电位端分别为所述第一差动模块的第一输出端和第二输出端；所述第二差动比较模块包括第三开关管以及第四开关管，所述第三开关管的控制端为所述第二差动比较模块的第一输入端，所述第三开关管的高电位端与所述第四开关管的高电位端相连接，所述第四开关管的控制端为所述第二差动比较模块的第二输入端，所述第四开关管的高电位端为所述第二差动比较模块的第三输入端，所述第三开关管与所述第四开关管的低电位端分别为所述第二差动模块的第一输出端和第二输出端。

3.如权利要求2所述的迟滞比较电路，其特征在于，所述第一开关管、第二开关管、第三开关管以及第四开关管为MOS管或者三极管，当所述第一开关管、第二开关管、第三开关管以及第四开关管为MOS管时，所述第一开关管、第二开关管、第三开关管以及第四开关管的控制端为MOS管的栅极，所述第一开关管、第二开关管、第三开关管以及第四开关管的高电位端为MOS管的源极，所述第一开关管、第二开关管、第三开关管以及第四开关管的低电位端为MOS管的漏极；当所述第一开关管、第二开关管、第三开关管以及第四开关管为三极管时，所述第一开关管、第二开关管、第三开关管以及第四开关管的控制端为三极管的基极，所述第一开关管、第二开关管、第三开关管以及第四开关管的高电位端为三极管的发射极，所述第一开关管、第二开关管、第三开关管以及第四开关管的低电位端为三极管的集电极。