[发明专利]一种迟滞比较电路及芯片

说明书

技术领域

本发明属于电子电路技术领域，尤其涉及一种迟滞比较电路及芯片。

背景技术

集成电路设计及数据通讯接收过程中，迟滞比较电路有着非常广泛的应用。迟滞比较电路可以去除噪声的干扰，实现信号波形的整形及波形变换。

目前，常用的迟滞比较电路由两个比较器CMP1、CMP2及一个RS锁存器构成，其中该比较器可以为两级开环运放结构，也可以为差分对称输入比较器结构。其原理为：当输入信号低于基准参考电压VL时，CMP2比较器翻转输出高电平，RS锁存器通过其S端置位，而在恢复过程中，只有输入信号高于基准参考电压VH时，CMP1比较器翻转输出高电平，RS锁存器才通过其R端复位。然而，由于该迟滞比较电路在工作过程中同时用到了两个比较器以及一个锁存器，使得其整体电路结构比较复杂，电路功耗也偏大，且在一些对面积和功耗需求比较苛刻的设计中，该结构的迟滞比较电路将难以胜任。

发明内容

本发明的目的在于提供一种迟滞比较电路，旨在解决现有的迟滞比较电路结构较复杂，电路功耗偏大的问题。

本发明是这样实现的，一种迟滞比较电路，与电源相连接，所述迟滞比较电路包括：

第一差动比较模块，包括三个输入端和两个输出端，所述第一差动比较模块的第一输入端为所述迟滞比较电路的输入端，所述第一差动比较模块用于将所述第一输入端接收到的输入电压与所述第一差动比较模块的第二输入端接收到第一基准参考电压进行比较，输出第一比较结果；

第二差动比较模块，包括三个输入端和两个输出端，所述第二差动比较模块的第一输入端与所述第一差动比较模块的第一输入端相连接，所述第二差动比较模块用于将所述第二差动比较模块的第一输入端接收到的输入电压与所述第二差动比较模块的第二输入端接收到第二基准参考电压进行比较，输出第二比较结果；

逻辑判断模块，包括五个输入端和三个输出端，所述逻辑判断模块的第一输入端同时接所述第一差动比较模块的第一输出端与所述第二差动模块的第二输出端，所述逻辑判断模块的第二输入端同时接所述第一差动比较模块的第二输出端与所述第二差动模块的第一输出端，所述逻辑判断模块的第一输出端为所述迟滞比较电路的输出端，所述逻辑判断模块的第二输出端接所述第一差动比较模块的第三输入端，所述逻辑判断模块的第三输出端接所述第二差动比较模块的第三输入端的，所述逻辑判断模块用于判断输出所述第一差动比较模块输出的第一比较结果或者所述第二差动比较模块输出的第二比较结果至所述逻辑判断模块的第一输出端，并根据所述第一比较结果与所述第二比较结果的比较结果，输出两个不同的控制信号分别至所述第一差动比较模块的第三输入端以及所述第二差动比较模块的第三输入端；以及

偏置模块，包括一个输入端和三个输出端，所述偏置模块的输入端与所述电源相连接，所述偏置模块的第一输出端与所述逻辑判断模块的第三输入端相连接，所述偏置模块的第二输出端与所述逻辑判断模块的第四输入端相连接，所述偏置模块的第三输出端与所述逻辑判断模块的第五输入端相连接，所述偏置模块用于向所述逻辑判断模块提供稳定的偏置源。

本发明实施例的另一目的在于提供一种包括上述迟滞比较电路的芯片。

在本发明实施例中，迟滞比较电路包括第一差动比较模块、第二差动比较模块、逻辑判断模块以及偏置模块，迟滞比较电路通过逻辑判断模块比较第一差动比较模块输出的第一比较结果与第二差动比较模块输出的第二比较结果，输出两个不同的控制信号分别至第一差动比较模块以及第二差动比较模块，以控制该第一差动比较模块与该第二差动比较模块的工作状态，并判断输出该第一比较结果或者第二比较结果，从而达到在简化电路复杂度与降低电路功耗的同时，实现迟滞电压的精确控制，迟滞范围不随工艺、温度变化而变化的目的。

附图说明

图1是本发明实施例提供的迟滞比较电路的模块结构图；

图2是本发明第一实施例提供的迟滞比较电路的示例电路结构图；

图3是本发明实施例提供的基于图2的迟滞比较电路的输入电压信号的三角波形图与迟滞比较电路输出的矩形波电压信号图；

图4是本发明第二实施例提供的迟滞比较电路的示例电路结构图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用来解释本发明，并不用于限定本发明。