[发明专利]锗和III-V混合共平面的半导体结构及其制备方法

权利要求书

1.一种体硅衬底上锗和III-V族半导体材料共平面异质集成的半导体衬底材料，其特征在于设有硅支撑衬底，锗半导体层，III-V族半导体材料层，以及锗和III-V族半导体材料之间的隔离介质材料；

所述锗半导体层位于硅支撑衬底上，III-V族半导体材料层位于部分锗半导体层之上，顶部与其横向相邻的锗半导体层共平面，锗和III-V族半导体材料之间的隔离介质材料位于体硅衬底之上，其横向结构为两侧分别连接锗半导体层和III-V族半导体材料。

2.一种半导体结构，其包括根据权利要求1所述衬底材料，其特征在于至少包括二种器件，其中，至少器件之一位于锗半导体层上，而另一器件位于III-V族半导体材料层上。

3.根据权利要求2所述的半导体结构，其特征在于，锗半导体上的器件为NMOS，III-V族半导体材料层上器件为PMOS。

4.根据权利要求2或3所述的半导体结构，其特征在于，用于NMOS器件的锗半导体层为暴露于表面的锗半导体层部分。

5.一种根据权利要求1所述衬底材料或权利要求2所述半导体结构的制备方法，其特征在于其具体步骤为：

(1)制备体硅衬底上的锗半导体层；

(2)在锗半导体层结构上制备III-V族半导体材料层；

(3)进行第一次光刻，将图形化窗口刻蚀至锗层以便形成凹槽；

(4)在所述凹槽中制备侧墙；

(5)采用选择性外延制备锗薄膜；

(6)进行化学机械研磨以获得锗和III-V族半导体材料共平面的异质集成半导体结构；

(7)去除侧墙及紧靠侧墙处的缺陷锗层部分；

(8)实现锗和III-V族半导体材料之间的隔离；

(9)通过形成栅极结构来制备锗沟道PMOS和III-V沟道NMOS。

6.根据权利要求1所述衬底材料或权利3所述的制备方法，其特征在于，所述III-V族半导体材料包括GaAs、或AlAs、或AlGaAs、InGaAs等。

7.根据权利要求1所述衬底材料或权利要求5所述的制备方法，其特征在于，所述III-V族半导体材料形成于锗半导体之上。

8.根据权利要求1所述衬底材料或权利要求5所述的制备方法，其特征在于，所述侧墙是二氧化硅侧墙或氮化硅侧墙。

9.根据权利要求1所述衬底材料或权利要求5所述的制备方法，其特征在于，所述制备体硅衬底上的锗半导体层的步骤包括：采用外延或键合技术在体硅衬底上生长锗半导体层。

10.根据权利要求1所述衬底材料或权利要求5所述的制备方法，其特征在于，所述在所述锗半导体层上制备III-V族半导体材料层的步骤采用外延或键合技术。

11.根据权利要求1所述衬底材料或权利要求5所述的制备方法，其特征在于，所述去除侧墙及紧靠侧墙处的缺陷锗层部分的步骤采用浅槽隔离技术。

12.根据权利要求1所述衬底材料或权利要求5所述的制备方法，其特征在于，所述实现锗和III-V族半导体材料之间的隔离的步骤采用二氧化硅来实现锗和III-V族半导体材料之间的隔离。