[发明专利]锗和III-V混合共平面的半导体结构及其制备方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种共平面异质集成半导体结构，尤其涉及一种体硅衬底上锗和III-V族半导体材料共平面异质集成衬底材料，以及根据该半导体结构制备制造而成的高性能CMOS器件。

背景技术

随着半导体技术的发展，特别是当器件特征尺寸进入22nm及以下节点技术时，需要采用高迁移率的半导体材料，如Ge(锗)、III-V族半导体材料等。Ge具有高的电子迁移率和空穴迁移率，但受限于器件工艺因素(Ge的n型掺杂和n型欧姆接触等)，Ge的NMOS(N型金属氧化物半导体)性能一直不理想。然而诸如GaAS之类的III-V族半导体材料具有高电子迁移率，可以制造高性能的NMOS器件。

根据国家半导体路线(ITRS)，需要研制在绝缘衬底或硅基体上同时具有III-V族材料和Ge材料的异质集成高迁移率的半导体衬底材料，以保证集成电路技术继续沿着或超过摩尔定律持续发展。同时，研制在绝缘衬底或硅基体上同时具有III-V族材料和Ge材料的异质集成高迁移率的半导体衬底材料，也可以为实现单片集成的光电集成芯片、MEMS等多种功能芯片的集成化提供高性能的衬底材料。

但是，目前还没有可行的锗和III-V族半导体材料混合共平面的硅基体衬底结构上实现高性能CMOS器件的CMOS器件制造方法。其中，所谓III-V族(化合物)半导体材料指的是元素周期表中III族元素(例如B，Al，Ga，In)和V族元素(例如N，P，As，Sb)所形成的化合物。

因此，希望提出一种体硅衬底上锗和III-V族半导体材料混合共平面的异质集成衬底及其结构的制备方法，并在其上实现高性能CMOS器件。

发明内容

因此，本发明的一个目的就是提供一种体硅衬底上锗和III-V族半导体材料混合共平面的异质集成衬底及其结构的制备方法、以及根据该衬底及其结构制成的高性能CMOS器件。

根据本发明第一方面，提供了一种体硅衬底上锗和III-V族半导体材料混合共平面的异质集成半导体结构，尤其是一种体硅衬底上锗和III-V族半导体材料混合共平面的异质集成衬底材料及其制备方法。

在根据本发明的体硅衬底上锗和III-V族半导体材料共平面异质集成的半导体衬底材料中，设有硅支撑衬底，锗半导体层，III-V族半导体材料层，以及锗和III-V族半导体材料之间的隔离介质材料；所述锗半导体层位于硅支撑衬底上，III-V族半导体材料层位于部分锗半导体层之上，顶部与其横向相邻的锗半导体层共平面，锗和III-V族半导体材料之间的隔离介质材料位于体硅衬底之上，其横向结构为两侧分别连接锗半导体层和III-V族半导体材料。

根据本发明的半导体结构包括根据本发明的上述衬底材料，其中，至少包括二种器件，其中，至少器件之一位于锗半导体层上，而另一器件位于III-V族半导体材料层上。

根据本发明的制备方法包括：制备体硅衬底上的锗半导体层；在所述锗半导体层上制备III-V族半导体材料层；进行第一次光刻，将图形化窗口刻蚀至锗层以便形成凹槽；在所述凹槽中制备侧墙；采用选择性外延制备锗薄膜；进行化学机械研磨以获得锗和III-V族半导体材料共平面的异质集成半导体结构；去除侧墙及紧靠侧墙处的缺陷锗层部分；实现锗和III-V族半导体材料之间的隔离；通过形成MOS结构来制备锗沟道PMOS和III-V沟道NMOS。从而，根据本发明的体硅衬底上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法在锗和III-V族半导体材料混合共平面的硅基体衬底结构上实现了高性能的CMOS器件。

优选地，在上述体硅衬底上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法中，所述III-V族半导体材料层包括GaAs、或AlAs、或AlGaAs、InGaAs等材料。

优选地，在上述体硅衬底上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法中，所述侧墙是二氧化硅侧墙或氮化硅侧墙。

优选地，在上述体硅衬底上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法中，所述制备体硅衬底上的锗半导体层的步骤包括：采用外延或键合技术在体硅衬底上生长锗半导体层。

优选地，在上述体硅衬底上锗和III-V族半导体材料混合共平面的异质集成半导体结构的制备方法中，所述在锗半导体层上制备III-V族半导体材料层的步骤采用外延或键合技术。