[发明专利]自动校准和差通道信号传输时延一致的处理方法

权利要求书

1.一种自动校准和差通道信号传输时延一致的处理方法，其特征在于包括如下步骤：

在可编程门阵列芯片(FPGA)内的数字信号处理模块中，采用两个由高速系统时钟控制的存储器(FIFO1和FIFO2)分别控制和、差输入信号的读写延迟量，通过FIFO1输入和路信号，通过FIFO2输入差路信号；在数字信号处理器芯片(DSP)内，设置整个相位校准过程的逻辑控制程序，用于接收应用软件下达的相位校准命令，控制改变FIFO1和FIFO2的读写延迟量，DSP程序结合方位(俯仰)移相器，自动组织流程完成和差通道时延的校准，将和差通道传输时延校准一致。

2.如权利要求1所述的自动校准和差通道信号传输时延一致的处理方法，其特征在于，利用具备下达时延校准命令功能的应用软件下达时延校准命令，由DSP程序接收上述命令，启动校准过程，DSP程序控制改变FIFO1和FIFO2的读写延迟量，进行最佳延迟量搜索，最后由DSP程序将延迟量的搜索结果设置到FPGA内，将和差通道信号传输时延校准一致，完成整个校准过程。

3.如权利要求2所述的自动校准和差通道信号传输时延一致的处理方法，在时延校准过程中，DSP程序首先设置FIFO2的读写延迟量为N/2，控制FIFO1的读写延迟量在(N/2-n)～(N/2+n)范围内变化，在±n个高速系统钟对应的时延控制范围内，进行FIFO1的最佳读写延迟量n1的搜索；然后由DSP程序控制FIFO2的读写延迟量为N/2，FIFO1的读写延迟量为n1，将和差两通道信号传输时延校准一致，其中n是时延校准搜索的范围，n≤N/2，是一个由上述应用软件改变的可控参数。

4.如权利要求3所述的自动校准和差通道信号传输时延一致的处理方法，其特征在于，在所述的FIFO1最佳延迟量n1的搜索过程中，DSP程序首先将FIFO2的读写延迟量设定为N/2，然后控制对FIFO1的读写延迟量依次在(N/2-n)～(N/2+n)范围内变化，每次改变FIFO1的读写延迟量，DSP程序便控制FPGA内方位(俯仰)移相器的移相值在0°～180°范围内变化，记录移相过程中的误差电压最大绝对值点和当前的FIFO1的读写延迟量，DSP程序在记录下来的(2n+1)个状态中依据角误差电压最大绝对值点的所对应的控制状态为最佳作为判决准则，找出FIFO1的最佳读写延迟量n1。

5.如权利要求1所述的自动校准和差通道信号传输时延一致的处理方法，其特征在于，FIFO1、FIFO2的读写深度为N，N的大小决定了和差通道信号传输时延能够校准的最大时延范围。