[发明专利]镀的端头及利用电解镀形成其的方法

说明书

本申请是2007年8月10日提交的名称为“镀的端头及利用电解镀形成其的方法”、申请号为200710140941.5的发明专利申请的分案申请。

技术领域

本发明主题总地涉及用于多层电子元件的改善的端头特征(termination feature)，更具体而言，涉及用于多层电子元件例如电容器、电阻器、电感器等或用于集成无源元件的镀的端头。本发明主题的端头设计利用内部和/或外部电极接片(electrode tab)的选择性布置从而利于镀的电连接的形成。优选地通过消除或大大简化普通厚膜端头条的设置进行外部连接。

背景技术

很多现代电子元件封装为单片器件(monolithic device)，且可在单个芯片封装中包括单个元件或多个元件。这样的单片器件的一个具体例子是多层电容器或电容器阵列，关于公开的技术特别令人关注的是具有交叉梳状内部电极层和相应的电极接片的多层电容器。包括交叉梳状电容器(IDC)技术特征的多层电容器的例子可见于美国专利No.5880925(DuPre等)和No.6243253 B1(DuPre等)。其它单片电子元件对应于将多个无源元件集成到单个芯片结构中的器件。这样的集成无源元件可提供以多层配置形成并封装为单片电子器件的电阻器、电容器、电感器和/或其它无源元件的选择组合。

对于各种单片电子元件经常需要选择端头来形成电连接。需要多个端头来提供到集成单片器件的不同电子元件的电连接。多个端头还经常与IDC和其它多层阵列结合使用以减小不期望的电感水平。多个端头形成在多层元件中的一种示例性方法是穿过芯片结构的选定区域钻通孔(via)并用导电材料填充通孔，使得电连接形成于器件的选定电极部分之间。

形成用于本发明主题的器件的外部端头的另一方法是将玻璃母体(glass matrix)中的银或铜的厚膜条应用到内部电极层暴露部分，然后在端头条上镀额外的金属层使得一部分可焊到衬底上。具有通过烧制的端头和镀在其上的金属膜形成的外部电极的电子元件的例子公开在美国专利No.5021921(Sano等)中。端头的应用经常难以控制且随着芯片尺寸的减小会变得成问题。美国专利No.6232144 B1(McLoughlin)和No.6214685 B1(Clinton等)涉及用于在电子器件的选定区域上形成端头的方法。

电子元件的不断缩小的尺寸使得以所需精度在预定区域中印制端头条非常困难。厚膜端头条通常利用机器施加，该机器抓取芯片并利用专门设计的和/或雕刻的(engraved)轮应用选择的端头。美国专利No.5944897(Braden)、No.5863331(Braden等)、No.5753299(Garcia等)和No.5226382(Braden)公开了与应用端头条到芯片结构相关的机械特征和步骤。电子芯片器件的减小的元件尺寸或增加的端头接触数目会导致超出常用端头机械的分辨率极限。

试图应用选择端头时会引起的其它问题包括端头焊区(termination land)的偏移、使得内部电极接片暴露或完全错开的端头定位错误、以及遗漏包绕(wrap-around)端头部分。当应用太薄的类似涂料的端头材料的涂层时或者当一部分端头涂层涂抹到另一部分中导致短路的端头焊区时，还会引起其他问题。关于为单片器件提供电端头的这些和其他考虑导致需要为电子芯片元件提供廉价且有效的端头特征。

根据元件小型化以及提供不短路到一起的端头的考虑，特别是当在电路板上接近地定位多个元件时，美国专利No.6380619(Ahiko等)提供了具有外部电极的芯片型电子元件，所述外部电极与陶瓷衬底的侧表面间隔开预定距离。更特别地，公开了具有与常规五面(five-sided)端头相反的三面端头的电子元件。这些具有三面端头的元件更易于以彼此相邻的关系设置而不使不同的元件端头短路在一起。Ahiko等人的专利中公开的一些实施例包括应用到各电极的暴露部分的电镀膜。

与端头应用有关的另一已知选项涉及使多个单独衬底元件与遮障掩模(shadow mask)对准。构件可装载到特别设计的固定装置中，诸如美国专利No.4919076(Lutz等)所公开的，然后穿过掩模元件溅射。这通常是非常昂贵的制造工艺，因而需要其它有效而更节省成本的端头制备。

美国专利No.5880011(Zablotny等)、No.5770476(Stone)、No.6141846(Miki)和No.3258898(Garibotti)分别研究了形成用于各种电子元件的端头的各方面。