[发明专利]高可靠性电源钳位ESD保护电路

说明书

技术领域

本发明涉及集成电路芯片静电放电(Electronic Static Discharge，ESD)保护技术领域，特别涉及一种高可靠性电源钳位ESD保护电路。

背景技术

在集成电路芯片制造、封装、测试、运输以及使用的过程之中，存在着多种不同的静电放电模式，当这些静电电荷积累在MOS晶体管的栅极上时，由于MOS晶体管的栅电容很小，这些静电电荷会形成很大的等效栅压，导致器件或者电路的失效，这便是ESD问题。伴随着集成电路特征尺寸按比例缩小的规律，栅氧化层做得越来越薄，这样导致了ESD保护问题在纳米尺度的器件和电路设计之中变得越发的困难和重要。

集成电路的芯片主要通过输入管脚、输出管脚、电源管脚以及接地管脚与外界相联系，输入输出管脚通常会有相应的ESD保护电路模块。芯片的核心功能模块一般会置于电源管脚和接地管脚之间，所以，一个可靠的电源钳位ESD保护电路是保证芯片功能模块不受到ESD损伤的关键。已有的电源钳位ESD保护电路通常是基于这样一个思路：用一个电阻-电容(R-C)滤波结构作为ESD探测电路，当探测到ESD脉冲时，滤波结构给出一个信号来打开钳位晶体管，然后由钳位晶体管释放掉ESD电荷。

图1所示为目前电源钳位ESD保护电路的一个经典例子，图中的Mbig为钳位晶体管。当一个快速上升的ESD脉冲来临的时候，通过适当R-C时间常数的设置，使得R和C的交点的电压无法立即跟随电源管脚Vdd上拉，这样R和C的交点在ESD脉冲来临的前一段特定时间内为低电平，这个低电平通过一级反相器传导到Mbig的栅极，使得Mbig的栅极为高电平，于是Mbig被打开以释放ESD脉冲积累的电荷。当R-C时间常数过去之后，R和C的交点的电压跟上了Vdd的变化而成为高电平，这个高电平被反相到Mbig的栅极，于是Mbig被关断，结束ESD保护过程。在正常上电的情况下，Vdd的电压以一个相对较慢的速度上拉，这时R和C的交点一直跟随Vdd的电压变化，使得Mbig不被打开，在正常工作的情况下不消耗额外的电源功耗。

图1所示的电路尽管从逻辑上看是没有问题的，但是随着器件尺寸的缩小，其ESD保护性能的可靠性面临巨大的挑战。集成电路特征尺寸的不断缩小必然要求ESD保护模块的R-C部分要尽量做小，由于Mbig的栅压是在R-C时间常数过去之后才被拉低，R-C时间常数的减小就会导致Mbig开启时间的缩短，这样有可能导致ESD电荷释放不完全从而造成内部电路的损伤。另外一个方面，对于快速上升的正常上电电压，希望钳位晶体管不被打开，即ESD保护电路不被误触发，那么防误触发能力强的ESD保护电路也要求把R-C时间常数做得很小，这同样会与钳位晶体管足够长的开启时间相矛盾。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何在ESD保护电路中电容-电阻模块的时间常数很小的情况下，使钳位晶体管有足够长的开启时间。

(二)技术方案

为解决上述技术问题，本发明提供了一种高可靠性电源钳位ESD保护电路，其特征在于，包括：依次连接的电容-电阻模块、钳位晶体管开启模块、以及钳位晶体管，还包括：钳位晶体管关断模块，分别与所述电容-电阻模块和钳位晶体管连接；

所述电容-电阻模块，用于识别所述高可靠性电源钳位ESD保护电路的电源管脚Vdd的脉冲是否为静电放电脉冲，若是，则发送第一响应信号至所述钳位晶体管开启模块，在经过所述电容-电阻模块的时间常数后，发送第二响应信号至所述钳位晶体管关断模块；

所述钳位晶体管开启模块，用于根据所述第一响应信号启动所述钳位晶体管；

所述钳位晶体管关断模块，用于根据所述第二响应信号关断所述钳位晶体管；

所述钳位晶体管，用于在启动时，释放所述静电放电脉冲带来的静电电荷。

其中，所述电容-电阻模块包括：串联连接的电容C1和电阻R1，所述电容C1与所述高可靠性电源钳位ESD保护电路的电源管脚Vdd连接，所述电阻R1接地。

其中，所述钳位晶体管为NMOS晶体管Mbig1，所述NMOS晶体管Mbig1的漏极与所述高可靠性电源钳位ESD保护电路的电源管脚Vdd连接，所述NMOS晶体管Mbig1的源极接地。