[发明专利]层叠型电子元器件制造装置及层叠型电子元器件的制造方法

说明书

技术领域

本发明涉及一种用于制造层叠陶瓷电容器等层叠型电子元器件的层叠型电子元器件制造装置及层叠型电子元器件的制造方法。

背景技术

下述专利文献1中揭示了一种陶瓷层叠体的制造方法，该方法是一边使卷绕于多棱柱形轮的运送环带旋转，一边在运送环带上按照预定的顺序重复进行利用涂敷辊使陶瓷生片成形以及利用转印装置形成内部电极的操作。而且，在运送环带旋转的期间内，将运送环带的一定区域设定成与多棱柱形轮的平面部分相接触，利用冲裁吸头取出与上述平面部分相接触的区域范围内的大小的目标陶瓷层叠体，由此制造陶瓷层叠体。

在以下专利文献2中，揭示了一种层叠型电子元器件的制造方法，该方法需要第一印刷部和第二印刷部，利用第一印刷部形成导电性糊料膜，利用第二印刷部在未形成上述导电性糊料膜的区域形成阶梯消除用陶瓷浆料，具有能够消除阶梯的功能，具有能缩短层叠工序的时间及高精度地形成导电性糊料膜的效果。

现有技术文献

专利文献

专利文献1：日本专利特开平10-32140号公报

专利文献2：日本国专利特开2006-302932号公报

发明内容

如上述专利文献1所述，在湿的状态下连续在干燥后的片材上反复涂布浆料的方法会导致所涂浆料中的溶剂溶解下面的片材，从而产生成为短路或IR不佳(绝缘电阻不佳)的原因的片材缺陷。尤其是目前的层叠陶瓷电容器的片材厚度变得越来越薄，这种方法的涂布工序并不适用。

在上述专利文献2中，是在圆筒状辊筒上形成层叠结构体，但是陶瓷片材仅限于没有薄膜等支承体且高强度的独立性生片。由于含有高聚合度树脂从而增强了强度的片材在烧成工序中难以脱脂，从而成为影响烧成后陶瓷的致密性的主要原因，因此导致实用性很低，难以用于大量生产。

因此，鉴于上述问题，本发明的目的在于，提供一种能消除电极电路间的阶梯部并制造高质量的层叠型电子元器件的层叠型电子元器件制造装置及层叠型电子元器件的制造方法。

本发明是一种层叠型电子元器件制造装置，其特征在于，包括：环形连续状的成膜基体材料，该环形连续状的成膜基体材料在外周实施了脱膜处理；成膜形成部，该成膜形成部对上述成膜基体材料涂布陶瓷浆料，并使其干燥，以形成陶瓷片材；电极电路形成部，该电极电路形成部在上述陶瓷片材上形成电极电路；介质涂膜形成部，该介质涂膜形成部在因形成上述电极电路而产生的上述陶瓷片材上的阶梯部形成介质涂膜；以及层叠支承体，该层叠支承体形成上述陶瓷片材的层叠结构体。

本发明是一种层叠型电子元器件制造装置，包括：环形连续状的成膜基体材料，该环形连续状的成膜基体材料在外周实施了脱膜处理；电极电路形成部，该电极电路形成部在上述成膜基体材料上形成电极电路；介质涂膜形成部，该介质涂膜形成部在上述成膜基体材料上形成介质涂膜；成膜形成部，该成膜形成部对上述成膜基体材料涂布陶瓷浆料，以覆盖上述电极电路及上述介质涂膜，并使其干燥，以形成带上述电极电路及上述介质涂膜的陶瓷片材；以及层叠支承体，该层叠支承体形成上述陶瓷片材的层叠结构体。

本发明是一种层叠型电子元器件制造装置，其特征在于，包括：环形连续状的成膜基体材料，该环形连续状的成膜基体材料在外周实施了脱膜处理；电极电路形成部，该电极电路形成部在上述成膜基体材料上形成电极电路；成膜形成部，该成膜形成部对上述成膜基体材料涂布陶瓷浆料，以覆盖上述电极电路，并使其干燥，以形成带上述电极电路的陶瓷片材；介质涂膜形成部，该介质涂膜形成部在因形成上述电极电路而产生的上述陶瓷片材上的阶梯部形成介质涂膜；以及层叠支承体，该层叠支承体形成上述陶瓷片材的层叠结构体。

本发明是一种层叠型电子元器件制造装置，其特征在于，包括：环形连续状的成膜基体材料，该环形连续状的成膜基体材料在外周实施了脱膜处理；介质涂膜形成部，该介质涂膜形成部在上述成膜基体材料上形成介质涂膜；成膜形成部，该成膜形成部对上述成膜基体材料涂布陶瓷浆料，以覆盖上述介质涂膜，并使其干燥，以形成带上述介质涂膜的陶瓷片材；电极电路形成部，该电极电路形成部在上述陶瓷片材上的不同于上述介质涂膜的部位的上述陶瓷片材上形成电极电路；以及层叠支承体，该层叠支承体形成上述陶瓷片材的层叠结构体。

在这种情况下，优选上述层叠支承体通过上述陶瓷片材与上述成膜基体材料相接触，使该陶瓷片材从上述成膜基体材料剥离，并卷绕于外周，从而形成上述陶瓷片材的层叠结构体。