[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及半导体器件及其制造方法。

背景技术

随着半导体技术的发展，接触件(contact)的关键尺寸(CD)极大缩小，对于现今的逻辑器件技术更是如此。

如本领域技术人员所知的，对于场效应晶体管制造工艺，存在后形成栅极(gate-last)和先形成栅极(gate-first)方法。

在后形成栅极的方法中，在衬底1509上形成电介质层1507和伪栅(dummy gate)，优选在此进行轻掺杂区(LDD)注入，然后形成间隔件(spacer)1503；在如此的伪栅的栅极结构的形成后，进行源区和漏区注入；然后形成第一层间电介质层1505，并进行CMP，从而基本露出伪栅的上表面；去除伪栅；然后形成栅极电介质层和金属栅极，例如通过沉积栅极电介质(在某些实施例中，其可以是高K电介质)和金属栅极材料，之后进行CMP从而形成栅极1501；对栅极进行层间电介质的重覆盖；之后形成接触孔，如图15所示。

类似地，先形成栅极的方法与常规的多晶硅栅极器件的方法类似。在衬底1509上形成电介质层1507和栅极1501，优选在此进行LDD注入，形成间隔件1503；在如此的栅极结构的形成之后，进行源区和漏区注入；形成第一层间电介质层1505覆盖栅极；之后形成接触孔，也如图15所示。

通常，第一层间电介质层把栅极覆盖住主要是为了便于形成到栅极和/或有源区的接触孔1521、1523(其用于形成接触件或布线)。

然而，随着接触件关键尺寸的缩减，对其制造工艺带来了挑战，并且接触件开路的风险也随之增加。例如，由于接触件关键尺寸的缩减，相对厚的抗蚀剂可能导致接触孔(或，开口)蚀刻停止。并且难以将接触件的CD缩减到期望的目标值。

此外，对于由到有源区的接触件和到栅极的接触件共享的接触孔，可能导致开路。由于厚的抗蚀剂或重叠覆盖的变化，可能导致有源区和栅极(例如，多晶硅)之间的连接变差。并且，间隔件可能被蚀刻，从而导致栅极顶部的泄漏增加。

此外，对于接触件的金属CVD工艺，纵横比(aspect ratio，也称作孔径比)高。因而，难以良好地控制接触件的电阻以与设计的或所期望的电阻相符。并且，层间电介质层的沉积工艺窗口较小，可能会导致空隙(void)。

因此，存在对减轻或解决上述问题的需求。针对此，发明人提出了新颖的富有创造性的半导体器件及其制造方法，以减轻或消除现有技术中的一个或更多个问题。

发明内容

本发明的目的之一在于至少减轻或解决上述的一个或更多个问题。

本发明一个实施例的目的在于，提供一种半导体器件的制造方法，包括以下步骤：提供衬底，所述衬底具有有源区，在衬底上方形成有第一层间电介质层，所述第一层间电介质层具有穿过所述第一层间电介质层的第一开口，以使有源区的部分表面露出；以填充材料填充所述第一开口，所述填充材料能够被相对于所述第一层间电介质层的材料选择性地去除；在第一层间电介质层上方形成第二层间电介质层，所述第二层间电介质层具有穿过所述第二层间电介质的第二开口，以使得基本露出相应的所述第一开口中的所述填充材料的上端部分；去除所述填充材料；以及以导电材料填充所述第一开口和所述第二开口，以形成接触件。

优选地，所述衬底还包括在所述有源区上的栅极结构，所述栅极结构包括栅极，其中，所述栅极的上表面与所述第一层间电介质层的上表面基本上齐平。

优选地，所述栅极结构包括在所述栅极下的栅极电介质层以及在所述栅极两侧的间隔件，其中，所述栅极为金属栅极或多晶硅栅极。

优选地，所述有源区的露出的表面位于半导体器件中的源区和/或漏区上。

优选地，所述以填充材料填充所述第一开口的步骤包括：将填充材料施加到所述衬底，以填充所述第一开口；对填充材料进行去除，以使得仅所述第一开口中的填充材料得以保留。

优选地，所述填充材料是下列中的一种：无定形碳、光敏材料。

优选地，所述光敏材料是下列中的一种：抗蚀剂、聚丙烯。

优选地，所述去除所述填充材料的步骤包括：进行含氧的干法蚀刻或灰化，从而去除所述填充材料。

优选地，至少一个所述第二开口被形成为使得基本露出所述第一开口中的填充材料的上端部分和一个或更多个所述栅极的至少部分上表面。

优选地，所述第二开口的横向尺寸大于或等于所述第一开口的横向尺寸。

优选地，所述第一层间电介质层与所述第二层间电介质层相同或不同。