[发明专利]multi-FPGA系统的EDA工具设计方法和装置

权利要求书

1.一种multi-FPGA系统的EDA工具设计方法，其特征在于，所述方法包括：

根据FPGA逻辑基本单元库和第一、第二、第三约束条件，结合所述multi-FPGA系统的电路结构，生成综合结果文件；

根据所述综合结果文件和第一、第三约束条件对电路进行分割，生成多个网表文件；

根据第四约束条件，对每个网表文件进行映射，生成映射结果文件；

根据所述映射结果文件和第一、第二、第四约束条件，分别对FPGA芯片进行布局布线，生成布局布线结果文件；

根据所述布局布线结果文件和第一约束条件，生成对应不同FPGA芯片的配置文件，并将所述配置文件分别下载到所述FPGA芯片中。

2.如权利要求1所述的multi-FPGA系统的EDA工具设计方法，其特征在于，所述第一约束条件为模块数量划分约束条件，所述第二约束条件为时钟及控制信号约束条件，所述第三约束条件为模块名称及编号约束条件，所述第四约束条件为映射及布局布线约束条件；所述第一、第二、第三和第四约束条件预先存储在用户约束文件中。

3.如权利要求2所述的multi-FPGA系统的EDA工具设计方法，其特征在于，所述模块数量划分约束条件的内容包括：所述multi-FPGA系统中的FPGA芯片的个数，其中包括一个主模块和若干个子模块；所述时钟及控制信号约束条件的内容包括：时钟信号的名称及频率、以及控制信号的名称及频率；所述模块名称及编号约束条件的内容包括：每个模块的名称及其在所述multi-FPGA系统中对应的FPGA芯片的编号；所述映射及布局布线约束条件的内容包括：每个模块需要的逻辑块、连线和管脚进行映射以及布局布线的约束和规定。

4.如权利要求3所述的multi-FPGA系统的EDA工具设计方法，其特征在于，所述控制信号包括置位信号和复位信号。

5.如权利要求3所述的multi-FPGA系统的EDA工具设计方法，其特征在于，根据所述综合结果文件和第一、第三约束条件对电路进行分割的步骤具体包括：

根据第一约束条件中FPGA芯片的个数，遍历所述multi-FPGA系统中的所有逻辑单元；

根据所述综合结果文件和第三约束条件中模块的名称，将所述逻辑单元进行分割。

6.如权利要求5所述的multi-FPGA系统的EDA工具设计方法，其特征在于，所述逻辑单元分割的原则是：将任意两个有连接关系但所属不同模块的逻辑单元分割开。

7.如权利要求3所述的multi-FPGA系统的EDA工具设计方法，其特征在于，所述根据第四约束条件，对每个网表文件进行映射的步骤具体为：根据第四约束条件，将每个网表文件中的逻辑单元按照其所属模块编号映射到不同模块中，将未标注编号的逻辑单元分配到主模块中。

8.如权利要求3所述的multi-FPGA系统的EDA工具设计方法，其特征在于，所述根据所述映射结果文件和第一、第二、第四约束条件，分别对FPGA芯片进行布局布线的步骤具体包括：

读取第一约束条件中FPGA芯片的个数和所述映射结果文件，并根据第四约束条件中的布局布线约束条件，将每个映射结果布局布线到相应的FPGA芯片中；

根据第二约束条件，将时钟信号及控制信号单独布线。

9.一种multi-FPGA系统的EDA工具设计装置，其特征在于，所述装置包括：

综合结果生成模块，用于根据FPGA逻辑基本单元库和第一、第二、第三约束条件， 结合所述multi-FPGA系统的电路结构，生成综合结果文件；

网表文件生成模块，用于根据所述综合结果文件和第一、第三约束条件对电路进行分割，生成多个网表文件；

映射结果生成模块，用于根据第四约束条件，对每个网表文件进行映射，生成映射结果文件；

布局布线结果生成模块，用于根据所述映射结果文件和第一、第二、第四约束条件，分别对FPGA芯片进行布局布线，生成布局布线结果文件；

配置下载模块，用于根据所述布局布线结果文件和第一约束条件，生成对应不同FPGA芯片的配置文件，并将所述配置文件分别下载到所述FPGA芯片中。

10.如权利要求9所述的multi-FPGA系统的EDA工具设计装置，其特征在于，所述装置还包括：用户约束文件存储模块，用于存储第一、第二、第三和第四约束条件。