[发明专利]一种电荷泵电路和采用所述电荷泵电路的闪速存储器

说明书

技术领域

本发明涉及直流电压升压电路，特别涉及为直流电压升压的电荷泵电路和采用所述电荷泵电路的闪速存储器。

背景技术

在集成电路系统中，往往有很多用于特定操作的电路需要使用高于电源电压的直流电压。比如在闪速存储器中，必须产生一个较高的电压来用于数据编程和擦除。闪速存储器包含有若干存储单元阵列，通常，每个存储单元为一个场效应晶体管(FET)，所述场效应晶体管包括一个位于隧道氧化层表面的浮置栅，浮置栅可积累电荷，所述电荷对应一位数据信息。存储器数据的编程和擦除是通过控制浮置栅中电荷的注入和释放来进行的。存储器数据的编程需要通过热电子注入的方式将沟道中的电荷通过隧道氧化层注入到浮置栅中，热电子注入需要较高的能量才能将电荷穿过栅氧化层；存储器数据的擦除利用隧道效应将浮置栅的电荷通过隧道氧化层拉回沟道，隧道效应需要更高的能量才能将电荷拉回沟道。用于存储器数据编程和擦除的电压通常比电源电压要高的多。在现有的闪速存储器中，数据编程所需的电压为7～8V(不同工艺采用不同的电压值)，数据擦除所需的电压为11～12V(不同工艺采用不同的电压值)，而电源电压为1.5V。

为此，在现有的闪速存储器电路中，需要采用电荷泵电路，将1.5V的电源电压升压到7～8V的数据编程所需的电压或者将1.5V的电源电压升压到11～12V的数据擦除所需的电压。

所述电荷泵电路由若干基本单元级联而成，每个基本单位至少包括开关单元和输出电容，所述电荷泵电路利用输出电容积累电荷，以便将输入电压升压至较高的输出电压。

由于MOS电容利用MOS管的制造工艺制成，能集成在现有的集成电路制造工艺中，且MOS电容的击穿电压能达到25V，远高于数据擦除所需的最高12V的电压，因此目前在闪速存储器的电荷泵电路中使用的电容大多为MOS电容。但是MOS电容所占芯片的面积较大，不利于提高芯片集成度，且用MOS电容作输出电容的电荷泵的电流驱动能力不高。

发明内容

本发明解决的问题是提供一种电荷泵电路和采用所述电荷泵电路的闪速存储器，解决现有的电荷泵电路中的输出电容所占芯片面积较大，不利于提高集成度，且电荷泵的电流驱动能力不高的问题。

为解决上述问题，本发明技术方案提供了一种电荷泵电路，其中，第一电荷泵单元、第二电荷泵单元和输出单元依次串联，所述第一电荷泵单元、第二电荷泵单元的输出端连接到输出单元，其特征在于，所述第一电荷泵单元由若干第一基本单元级联而成，所述第一基本单元至少包括第一开关单元和第一输出电容，两个串联的第一开关单元之间连接有第一输出电容，所述第一输出电容为PPS电容；所述第二电荷泵单元由若干第二基本单元级联而成，所述第二基本单元至少包括第二开关单元和第二输出电容，两个串联的第二开关单元之间连接有第二输出电容，所述第二输出电容为MOS电容；所述输出单元用于输出第一电荷泵单元输出的电压和第二电荷泵单元输出的电压。

可选的，所述PPS电容的结构包括：位于半导体衬底表面的第一介质层和第一导电插塞，所述第一导电插塞与第一介质层隔离；位于所述第一介质层表面的第一多晶硅层；位于所述第一多晶硅层表面的第二介质层和第二导电插塞，所述第二导电插塞与第二介质层隔离；位于所述第二介质层表面的第二多晶硅层；位于所述第二多晶硅层表面的第三导电插塞。

可选的，所述第二导电插塞构成PPS电容的一端，所述第一导电插塞和第三导电插塞电连接并构成PPS电容的另一端。

可选的，所述第一电荷泵单元用于将电源电压升压到第一电压。

可选的，所述第一电压为用于闪速存储器数据编程的电压。

可选的，所述第二电荷泵单元用于将第一电荷泵单元输出的电压升压到第二电压。

可选的，所述第二电压为用于闪速存储器数据擦除的电压。

可选的，还包括：第一电压控制单元和第二电压控制单元，所述第一电压控制单元根据第一电荷泵单元输出的电压对第一电荷泵单元进行控制，所述第二电压控制单元根据第二电荷泵单元输出的电压对第二电荷泵单元进行控制。

可选的，所述第一电压控制单元包括第一比较单元和第一时钟控制单元，第一电荷泵单元的输出端与第一比较单元相连，第一比较单元的输出端与第一时钟控制单元相连，所述第一时钟控制单元向第一电荷泵单元输出时钟控制信号。

可选的，所述第一比较单元比较第一电荷泵单元输出的电压和第一参考电压，并向第一时钟控制单元输出相应的控制信号。

可选的，所述第一参考电压为闪速存储器数据编程所需的电压。