[发明专利]分频电路、分频装置以及电子装置无效
申请号: | 201110135873.X | 申请日: | 2011-05-24 |
公开(公告)号: | CN102355234A | 公开(公告)日: | 2012-02-15 |
发明(设计)人: | 折井俊雄 | 申请(专利权)人: | 精工爱普生株式会社 |
主分类号: | H03J1/00 | 分类号: | H03J1/00;H03L7/18;H03L7/197 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 余刚;吴孟秋 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 分频 电路 装置 以及 电子 | ||
1.一种分频电路,具备:
分频部,基于根据输入信号生成的、与所述输入信号频率相同的时钟信号以及与所述时钟信号同步且相位反相的反相时钟信号,生成将所述输入信号分频而获得的分频信号;以及
输出信号产生部,根据所述分频信号,使用所述时钟信号以及所述反相时钟信号,生成与所述分频信号频率相同的输出信号以及与所述输出信号同步且相位反相的反相输出信号。
2.根据权利要求1所述的分频电路,其中,
所述输出信号产生部具有响应于所述时钟信号进行操作、以使所述输出信号的相位与所述反相输出信号的相位同步的时钟控制反相器部。
3.根据权利要求2所述的分频电路,其中,
所述输出信号产生部具有保持所述时钟控制反相器部的输出电平的电平保持部。
4.根据权利要求3所述的分频电路,其中,
所述电平保持部利用所述电平保持部具有的晶体管的栅极电容、或者配线电容来保持所述输出电平。
5.一种分频装置,由N级分频器级联连接而构成,N是2以上的整数,
所述分频装置被构造为:
第1级的分频器具备:
根据输入信号来产生时钟信号以及反相时钟信号的时钟信号产生部;和
权利要求1至4中任一项所述的分频电路,
第n级的分频器具备:
将从第(n-1)级的分频器输出的输出信号作为所述时钟信号输入、所述反相输出信号作为所述反相时钟信号输入的权利要求1所述的分频电路,其中,n=2、3、……、N。
6.一种电子设备,所述电子设备具备权利要求1所述的分频电路。
7.一种电子设备,所述电子设备具备权利要求5所述的分频装置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精工爱普生株式会社,未经精工爱普生株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110135873.X/1.html,转载请声明来源钻瓜专利网。