[发明专利]分频电路、分频装置以及电子装置

说明书

技术领域

本发明涉及分频电路、分频装置以及电子装置。

背景技术

在GPS接收装置等的电子装置中，使用用于将内部振荡器的振荡信号分频来获得期望频率的信号的分频电路(例如参照专利文献1)。作为该分频电路，通常因为电路结构简单，通过级联连接对输入信号进行二分之一分频的多个分频电路而构成。

图4是现有的分频电路1B的电路结构的一个示例。如图4所示，现有的分频电路1B是输出将输入信号CL二分之一分频而获得的输出信号OUT及其反相信号XOUT的电路，由(1)时钟信号产生部10、(2)分频信号产生部20、(3)输出信号产生部30B构成。

时钟信号产生部10根据输入信号CL生成与该输入信号CL频率相同、彼此反相的时钟信号CLOCK、XCLOCK。分频信号产生部20根据时钟信号CLOCK、XCLOCK生成频率是输入信号CL的二分之一的反相分频信号XQ。输出信号产生部30B根据反相分频信号XQ生成频率为输入信号CL的二分之一、彼此反相的输出信号OUT、XOUT。

并且，图5是现有的分频电路1B中的信号波形。在图5中，将横轴作为时间t、纵轴作为信号电平，从上向下依次示出输入信号CL、时钟信号CLOCK、XCLOCK、时钟控制反相器(clocked inverter)X6的输出信号XM、反相器X7的输出信号M、反相分频信号XQ、反相器X9的输出信号Q、输出信号OUT、XOUT各自的信号波形。

现有技术文献

专利文献

专利文献1：日本专利特开2008-187556号

发明内容

然而，在图4示出的现有的分频电路1B中，反相器X12反相放大将输入信号CL二分之一分频而获得的反相分频信号XQ，并将反相放大的信号作为输出信号OUT。并且，级联连接的反相器X13、X14分别反相放大反相分频信号XQ，并将反相放大的信号作为反相输出信号XOUT输出。即，对于反相分频信号XQ，经由一个反相器X12的信号被作为输出信号OUT，经由两个反相器X13、X14的信号被作为反相输出信号XOUT。因此，如图5所示，输出信号OUT、XOUT的相位发生偏离。

在多级连接分频电路进行使用的情况下，为了减少电路整体的元件数，输出信号OUT、XOUT分别被作为下一级的时钟信号CLOCK、XCLOCK输入。此时，如果输出信号OUT、XOUT的相位发生偏离，则出现下一级的分频电路中的时钟信号CLOCK、XCLOCK同时成为“H”电平的期间，成为错误操作的主要原因。

鉴于上述问题，本发明的目的在于：提供一种能够生成、输出相位同步的输出信号及其反相信号的分频电路。

用于解决上述课题的第一方式的分频电路包括：分频部，基于根据输入信号生成的、与所述输入信号频率相同、彼此同步且相位反相的时钟信号以及反相时钟信号，生成将所述输入信号分频而获得的分频信号；输出信号产生部，根据所述分频信号，使用所述时钟信号以及所述反相时钟信号，生成与所述分频信号频率相同、彼此同步且相位反相的输出信号以及反相输出信号。

根据第一方式，生成、输出与分频信号频率相同、彼此同步且相位反相的输出信号及其反相输出信号的分频电路得以实现。

作为第二方式，第一方式的分频电路还可被构造为所述输出信号产生部具有响应于所述时钟信号进行操作、以使所述输出信号的相位与所述反相输出信号的相位同步的分频电路的时钟控制反相器部。

根据第二方式，通过响应于时钟信号进行操作的时钟控制反相器部，生成相位同步的输出信号以及反相输出信号。

在此情形，作为第三方式，还可被构造为所述输出信号产生部具有保持所述时钟控制反相器部的输出电平的电平保持部的分频电路。

根据第三方式，在时钟控制反相器部未进行操作时，也能够保持时钟控制反相器部刚刚之前的输出电平。

进一步地，在此情形，作为第四方式，所述电平保持部可被构造为利用所述电平保持部具有的晶体管的栅极电容、或者配线电容来保持所述输出电平。

并且，作为第五方式，分频装置可由N级(N是2以上的整数)分频器级联连接而构成，并且分频装置可被构造为：第1级的分频器具有根据输入信号生成所述时钟信号和所述反相时钟信号的时钟信号产生部以及第一至第四方式中的任一方式的分频电路；第n级(n＝2、3、……、N)的分频器具有将从第(n-1)级的分频器输出的输出信号作为所述时钟信号输入、所述反相输出信号作为所述反相时钟信号输入的第一至第四方式中的任一方式的分频电路。