[发明专利]一种半导体存储器件

说明书

技术领域

本发明涉及集成电路技术领域，特别是涉及一种半导体存储器件。

背景技术

目前的半导体存储器市场，以挥发性的动态随机存储器(DRAM)和静态随机存储器(SRAM)及非挥发性的“闪存”存储器(Flash)为代表。动态随机存储器(DRAM)是可以快速读写的存储器件，具有高密度，高速度，价格低廉等优势，一直占有很大的半导体存储器市场。嵌入式动态随机存储器(eDRAM)和其他逻辑电路共同集成在一个芯片内，可以省去大量的缓冲器和I/0压点，从而可以有更高的速度，更小的面积和更低的功耗。由于DRAM核与逻辑电路之间有内建的宽位数据总线，这种大量并行处理能力使嵌入式DRAM可以满足吉位时代的T byte/s数据通量的要求。

目前动态随机存储器的结构主要是一晶体管一电容(1T1C)的动态随机存储器结构。动态随机存储器的存储单元典型地包括两个元件，也就是存储电容器和存取晶体管，构成1T1C的结构。图1是一个传统的动态随机存储器阵列结构，其中100至103是选通晶体管，110至111是位线，108至109是字线，112至113是位线上的寄生电容，104至107是存储电容器。下面以操作选通晶体管100和存储电容器104构成的存储单元为例说明传统的动态随机存储器的工作过程。在写操作阶段，数据值被放在位线110上，字线108则被提升，根据数据值的不同，存储电容器118或者充电，或者放电，具体地，当数据为1时，存储电容器104充电，当数据为0时，存储电容器104放电。在读操作阶段，位线110首先被预充电，当使字线108有效时，在位线电容112和存储电容器104之间放生了电荷的重新分配，这时位线上的电压发生变化，这一变化的方向决定了被存放数据的值。1T1C结构动态随机存储器是破坏性的，这就是说存放在单元中的电荷数量在读操作期间被修改，因此完成一次读操作之后必须再恢复到它原来的值。于是完成读操作之后紧接着就是刷新操作。进行刷新操作之后才能进行下一步的读写操作。动态随机存储器属于挥发性存储器，断电时其保存的数据会消失，不适用于必须确保非易失数据绝对安全的场合，例如：网络通讯类(路由器、高端交换机、防火墙等)；打印设备类(打印机、传真机、扫描仪)；工业控制类(工控板、铁路/地铁信号控制系统、高压电继电器等)；汽车电子类(行驶记录仪等)；医疗设备(如彩超)等。

发明内容

本发明的目的是提供一种半导体存储器件，能够同时具有动态存储器的功耗低，速度快的优点，又能够实现非挥发性的存储。

为实现上述目的，本发明提供了如下方案：

一种半导体存储器件，包括：存储单元；每个所述存储单元包括字线、位线、阻变存储器件、选通器件和存储电容；

所述阻变存储器件的一端与所述位线相连，另一端与所述选通器件的源极/漏极相连；所述选通器件的栅极与一条所述字线相连，所述选通器件的漏极/源极与另一条所述字线相连；所述存储电容的一端与所述选通器件的漏极/源极相连，另一端接地。

优选的，所述阻变存储器件的选通管包括：金属-氧化物-半导体场效应晶体管(MOSFET)和三极管。

优选的，所述阻变存储器件包括：单极器件、双极器件和无极器件。

优选的，所述阻变存储器件的阻变层材料包括：钙钛矿氧化物、过渡金属二元氧化物、固态电解质、或有机物。

具体的，存储器包括数个存储单元，每个存储单元位于两条字线与一条位线的交叉区。每个存储单元包括一个阻变存储单元和一个动态存储单元，其中阻变存储单元由选通器件和一个阻变存储电阻组成，动态存储单元由选通器件和一个存储电容组成，通过两条字线的不同信号选择不同的存储方式，阻变存储单元和动态存储单元共用同一根位线。正常通电时，首先初始化所有RRAM存储单元使其变为低阻态，然后使用非挥发动态半导体存储器件的动态存储单元进行读写操作；断电前将动态存储单元的数据存入缓存，然后将缓存中的数据存入不挥发动态存储器中的阻变存储单元；恢复供电后，读出RRAM单元的数据存入缓存，然后初始化RRAM存储单元为低阻态，再将缓存中的数据写入非挥发动态半导体存储器件中的动态存储单元。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明所公开的半导体存储器件，采用阻变存储器件，正常通电时使用不挥发动态存储器中的动态存储单元进行读写操作，断电后利用不挥发动态存储器中的阻变存储单元存储数据；同时具有动态存储器的功耗低，速度快的优点，又能够实现非挥发性的存储。

附图说明