[发明专利]一种III-V族半导体MOS界面结构

权利要求书

1.一种III-V族半导体MOS界面结构，其特征在于，包括：

单晶衬底(101)；

在单晶衬底(101)上形成的缓冲层(102)；

在缓冲层(102)上形成的量子阱底部势垒层(103)；

在量子阱底部势垒层(103)上形成的高迁移率量子阱沟道(104)；

在高迁移率量子阱沟道(104)上形成的磷化镓界面控制层(105)；

在磷化镓界面控制层(105)上形成的高K栅介质(106)；以及

在该高K栅介质(106)上形成的金属栅结构(107)。

2.根据权利要求1所述的III-V族半导体MOS界面结构，其特征在于，所述单晶衬底(101)包括硅、锗、磷化镓、砷化镓、锑化镓、磷化铟、砷化铟、锑化铟以及它们的多元合金。

3.根据权利要求1所述的III-V族半导体MOS界面结构，其特征在于，所述缓冲层(102)用于释放所述单晶衬底(101)与高迁移率量子阱沟道(104)之间晶格失配应力。

4.根据权利要求1所述的III-V族半导体MOS界面结构，其特征在于，所述量子阱底部势垒层(103)采用的III-V族半导体薄层材料组分包含磷化镓、砷化镓、锑化镓、磷化铟、砷化铟、锑化铟以及它们的任意组合，所述量子阱底部势垒层(103)的禁带宽度大于所述高迁移率量子阱沟道(104)的禁带宽度，并且对所述高迁移率量子阱沟道(104)中的载流子形成量子限制效应。

5.根据权利要求1所述的III-V族半导体MOS界面结构，其特征在于，所述高迁移率量子阱沟道(104)采用的III-V族半导体薄层材料组分包括砷化镓、锑化镓、磷化铟、砷化铟和锑化铟构成的群组中的任一种化合物，以及该群组中多个化合物的多元合金，所述高迁移率量子阱沟道(104)包含一种III-V族半导体或者它们的多元合金，或者包含由多种III-V族半导体以及合金薄层组合而成的复合沟道。

6.根据权利要求1所述的III-V族半导体MOS界面结构，其特征在于，所述量子阱底部势垒层(103)、磷化镓界面控制层(105)与高迁移率量子阱沟道(104)的晶格为匹配或者赝配关系，且具有第一类量子阱能带对准关系。

7.根据权利要求1所述的III-V族半导体MOS界面结构，其特征在于，所述磷化镓界面控制层(105)用于消除所述高迁移率量子阱沟道(104)表面的费米能级钉扎，且所述磷化镓界面控制层(105)的厚度范围包含单个原子层到10纳米。

8.根据权利要求1所述的III-V族半导体MOS界面结构，其特征在于，所述磷化镓界面控制层(105)与高K栅介质(106)之间的异质界面包括突变与缓变形式。

9.根据权利要求1所述的III-V族半导体MOS界面结构，其特征在于，所述高K栅介质(106)的介电常数高于SiO₂的介电常数3.9，以保证该高K栅介质(106)的等效氧化层厚度EOT具有等比例缩小的能力，所述高K栅介质(106)采用的材料包括氧化物、氮化物、氮氧化物、以及它们的任意混合、或者多层任意组合。

10.根据权利要求1所述的III-V族半导体MOS界面结构，其特征在于，所述金属栅电极(107)包括功函数金属层与低电阻栅金属。