[发明专利]PMOS管的制作方法

说明书

技术领域

本发明涉及半导体技术，特别涉及一种PMOS管的制作方法。

背景技术

图1～图6为现有技术中P型金属氧化物半导体(PMOS)管的制作方法的过程剖面示意图，该方法主要包括：

步骤101，参见图1，提供一半导体衬底1001，在半导体衬底1001表面生长栅氧化层1002，并沉积多晶硅，然后对多晶硅和栅氧化层1002进行刻蚀形成栅极结构。

在本步骤中，首先进行栅氧化层1002的生长；然后，可通过化学气相沉积工艺，在晶片表面沉积一层多晶硅，厚度约为500～2000埃；之后，对多晶硅和栅氧化层1002进行刻蚀，制作出栅极结构，所述栅极结构包括由多晶硅构成的栅极1003和位于栅极1003下方的栅氧化层1002。

步骤102，参见图2，向半导体衬底1001进行轻掺杂漏(LDD)注入，在栅极结构两侧的半导体衬底1001上形成轻掺杂漏极1004和轻掺杂源极1005，然后进行快速热退火处理。

在半导体器件微型化、高密度化、高速化和系统集成化等需求的推动下，栅极结构的宽度不断减小，其下方的沟道长度也不断减小，然而漏端的电压并没有显著减小，这就造成了在漏端的电场的增加，使得附近的电荷具有较大的能量，这些热载流子有可能穿越栅氧化层，引起了漏电流的增加，因此，需要采用一些手段来降低漏端热载流子出现的可能性，如LDD注入。

对于PMOS管，LDD注入的离子为P型元素，例如硼或铟。

在LDD注入的过程中，半导体衬底1001受到离子碰撞导致硅结构的晶格发生损伤，为了修复晶格损伤，LDD注入后进行快速热退火处理，但是，需要注意的是，快速热退火处理的温度不可过高，否则不易形成浅结。

步骤103，参见图3，在半导体衬底1001表面依次沉积二氧化硅(SiO₂)和氮化硅(SiN)，然后采用干法刻蚀工艺刻蚀晶片表面的氮化硅，形成第二侧壁层1006，采用湿法刻蚀工艺刻蚀晶片表面的二氧化硅，形成第一侧壁层1007。

第一侧壁层1007和第二侧壁层1006共同构成半导体器件的侧壁层，可用于防止后续进行源漏注入时过于接近沟道以致发生源漏穿通，即注入的杂质发生扩散从而使源极和漏极相连，泄漏电流急剧增加。

另外，在现有技术中可能还包括形成侧壁层的其他方法，例如：侧壁层还有可能是NON结构，也就是说侧壁层包括：第一侧壁层、第二侧壁层和第三侧壁层，其中，第一侧壁层和第三侧壁层为氮化硅，第二侧壁层是二氧化硅，形成方法为：在沉积氮化硅，然后采用干法刻蚀工艺刻蚀氮化硅，刻蚀后的氮化硅覆盖栅极结构表面，形成第三侧壁层；依次沉积二氧化硅和氮化硅，采用干法刻蚀工艺刻蚀氮化硅，采用湿法刻蚀工艺刻蚀二氧化硅，刻蚀后的氮化硅和二氧化硅覆盖在第三侧壁层表面，形成第一侧壁层和第二侧壁层，第一侧壁层为刻蚀后的氮化硅，第二侧壁层为刻蚀后的二氧化硅。

步骤104，参见图4，以栅极1003、第一侧壁层1007和第二侧壁层1006作为掩膜，对半导体衬底1001进行刻蚀，在第一侧壁层1007和第二侧壁层1006两侧的半导体衬底1001中分别形成沟槽。

步骤105，参见图5，采用外延生长(epitaxy)工艺，在暴露出的半导体衬底1001之上形成锗化硅(SiGe)外延层，将分别在两个沟槽中形成的SiGe外延层记作漏极SiGe外延层1008和源极SiGe外延层1009。

需要说明的是，当采用外延生长工艺生长SiGe外延层时，生成的SiGe外延层仅会形成于暴露出的半导体衬底1001之上，故生成的SiGe外延层填充了第一侧壁层1007和第二侧壁层1006两侧的沟槽。

对于PMOS管来说，之所以采用外延生长工艺在漏源区形成SiGe外延层的原因为：SiGe外延层为具有压应力的薄膜，其产生的压应力会作用于沟道中，本领域技术人员能够理解，当在沟道中施加压应力时，会增大空穴迁移率而减小电子的迁移率，又因为PMOS管的沟道中的载流子为空穴，可见，SiGe外延层作用于沟道中的压应力能够提高PMOS管沟道中载流子的迁移率，以达到提高PMOS管的响应速率并减少功耗的目的。

步骤106，参见图6，进行离子注入，从而形成漏极1010和源极1011，然后进行快速热退火处理。

需要说明的是，由于第一侧壁层1007和第二侧壁层1006可作为栅极结构的保护层，从而仅对栅极1003两侧的漏极SiGe外延层1008和源极SiGe外延层1009实现了注入，并最终形成漏极1010和源极1011。

对于PMOS管，注入的离子为P型元素，例如硼或铟。