[发明专利]电子器件阵列

说明书

本分案申请是基于申请号为200580047427.6(国际申请号为PCT/GB2005/004903)，申请日为2005年12月16日，发明名称为“电子器件阵列”的中国专利申请的分案申请。

技术领域

本发明涉及制造电子器件阵列的技术，特别涉及但不仅仅涉及电子器件阵列的生产中的半导体层的构图方法，所述电子器件例如半导体聚合物薄膜晶体管(TFT)。

背景技术

半导体共轭聚合物薄膜晶体管(TFT)近来引起了集成于塑料衬底的廉价逻辑电路(C.Drury等，APL 73，108(1998))和光电子集成器件以及高分辨率有源矩阵显示中的晶体管开关(H.Sirringhaus等，Science 280，1741(1998)，A.Dodabalapur等，Appl.Phys.Lett.73，142(1998))等应用的关注。在具有聚合物半导体、无机金属电极和栅电介质层的测试器件构造中高性能TFT已经给出了示例。电荷载流子迁移率已经达到0.1cm²/Vs，开关(ON-OFF)电流比达到10⁶～10⁸，已经可与无定形硅TFT具有可比性(H.Sirringhaus等，Advances In Solid State Physics 39，101(1999))。

共轭聚合体半导体的满足器件质量要求的薄膜可以通过在衬底上涂布在有机溶剂中的聚合物溶液形成。该技术因此理想地适合廉价的、与柔性的塑料衬底兼容的大面积溶液处理。

有机TFT应用容易在器件中的元件诸如充电了的像素和逻辑门元件之间发生漏电流。因此对于很多TFT应用而言，有源半导体层需要在器件之间进行隔离。为了减小电气串扰以及消除相邻器件之间的寄生漏电流，该措施是必需的。即使半导体材料未掺杂，贯通半导体层的漏电流也是显著的，尤其是具有高晶体管排列密度的电路例如高分辨率有源矩阵显示装置。

在有源矩阵显示装置中，淀积用于像素寻址的金属互连以使其以贯穿显示装置的方式放置。如果半导体材料出现在这样的互连线下方，会在位于互连线下方的层中形成寄生TFT的沟道，从而会在像素之间产生不可忽视的漏电流。这种漏电流会导致器件性能的下降。因此，如果在整个面板上涂布未构图的半导体层，需要对该层进行构图。

半导体可以以旋转涂布可溶液加工的半导体、例如F8T2的方式淀积；或者以蒸发淀积其他半导体、例如并五苯(pentacene)的方式。但是即使上述两种情况中的未掺杂半导体层，在器件中的元件与栅极互连下方的区域之间的半导体材料在栅极被激活时会电活跃。

理想地，半导体的构图方法为数字的以允许在大面积面板上进行扭曲校正，例如，在制造大型的柔性显示装置中。其结果，用于如并五苯(Pentacene)的半导体的应用的荫罩式工艺不适合大面积半导体的构图，这是由于对于给定的掩模不能进行扭曲校正。

可溶液加工的半导体的一种构图方法是只在需要处、例如直接在晶体管沟道区域上方用喷墨法印制半导体。这是一个数字加工的例子并具有有效利用半导体材料的额外的优点。利用这种工艺可获得的最高分辨率受限于在衬底薄膜上淀积的半导体液滴的扩散。该工艺的另一问题是液滴的扩散取决于所要在其上进行印刷的表面，因此不考虑对半导体构图工序的影响就不能轻易改变衬底材料。这减少了可选择的衬底。其他用于从溶液构图半导体层的直写(direct-write)印刷工艺，例如胶版印刷或者网屏印刷也有同样的问题。

也可以使用光刻进行有源半导体层的构图(Gerwin.H.Gelinck等，Nature Materials 3，106-110(2004))。但光刻需要多道工序，会因半导体和抗蚀剂的化学药剂/溶剂的化学反应导致有机半导体材料的恶化，难以在尺寸不稳定的柔性衬底上工作，特别是当在大的衬底区域上需要具有与先前淀积图案的高配准精度时。例如US6803267说明了一种用于对有机半导体材料构图的包括多个工艺步骤的制造有机存储器件的方法。该多步骤工艺包括在有机半导体上淀积硅基抗蚀剂，照射硅基抗蚀剂的一部分，对硅基抗蚀剂构图以去除硅基抗蚀剂的被照射部分，对曝光了的有机半导体构图，并剥离未照射的硅基抗蚀剂。

发明内容

本发明的目的在于提供一种用于在制造电子器件阵列中对沟道材料构图的方法，其至少部分解决了上述问题。