[发明专利]层叠型高频模块有效
申请号: | 201110144127.7 | 申请日: | 2011-05-19 |
公开(公告)号: | CN102256436A | 公开(公告)日: | 2011-11-23 |
发明(设计)人: | 秋山贵宏 | 申请(专利权)人: | 株式会社村田制作所 |
主分类号: | H05K1/00 | 分类号: | H05K1/00;H05K1/02;H05K1/11 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 张鑫 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 层叠 高频 模块 | ||
技术领域
本发明涉及利用层叠体及安装于该层叠体的IC将具有预定功能的高频电路形成为一体的层叠型高频模块。
背景技术
目前,已设计出能应对多种通信规格的高频模块。在这种高频模块中,包括用于蓝牙(注册商标)、W-LAN(无线LAN)的数字IC。在使用这样的数字IC的情况下,高频模块中必须具备数字电路部和模拟电路部,上述数字电路部包含上述数字IC,上述模拟电路部包含BPF(带通滤波器)等RF处理部。此时,若不对数字电路部和模拟电路部的结构进行改进、以使得其互不电磁干扰,则高频模块的特性会恶化。
因此,例如,在专利文献1的高频模块中,以完全分离的方式分别形成数字电路部和模拟电路部,并对其进行设置,以使得在俯视时数字电路部和模拟电路部的接地电极重合。
现有技术文献
专利文献
专利文献1:日本专利特开平11-145570号公报
发明内容
然而,在专利文献1的高频模块中,以完全分离的方式形成数字电路部和模拟电路部,例如,即使数字电路部具有足以形成模拟电路的大小的空间,但也不能在该空间形成模拟电路。因而,不易使高频模块小型化。
本发明的目的在于实现一种层叠型高频模块,该层叠型高频模块具有模拟电路部和数字电路部,还能在不使特性恶化的情况下实现小型化。
本发明涉及一种层叠型高频模块,该层叠型高频模块包含层叠电介质层而获得的层叠体,该电介质层是在上表面或下表面的至少一面形成有预定的电极图案的电介质层。在该层叠型高频模块中,在层叠体的上层区域和下层区域中形成有数字电路用电极图案。在层叠方向上被夹在上层区域和下层区域之间的中间层区域中,形成有数字电路用电极图案和模拟电路用电极图案。在中间层区域中,将数字电路用电极图案的形成区域和模拟电路用电极图案的形成区域设置在对层叠体进行俯视时所观察到的不同区域。在中间层区域和上层区域之间、及在中间层区域和下层区域之间,形成有在对层叠体进行俯视时大致覆盖整个表面的第一内层接地电极。
在上述结构中,在单一的层叠体内同时形成数字电路部和模拟电路部。在中间层区域中,以在对层叠体进行俯视的状态下互不重合的方式,设置数字电路用电极图案的形成区域和模拟电路用电极图案的形成区域,以使得在对层叠体进行俯视的状态下互不重合。因而,能够抑制这些中间层区域中的数字电路用电极图案和模拟电路用电极图案之间的电磁耦合。另外,尽管中间层区域的模拟电路用电极图案的形成区域和上层区域及下层区域的数字电路用电极图案的形成区域在对层叠体进行俯视的状态下相重合,但是由于在它们之间、在大致整个表面上设置有接地电极,因此,也能够抑制这些中间层区域的模拟电路用电极图案和上层区域及下层区域的数字电路用电极图案之间的电磁耦合。
另外,在本发明的层叠型高频模块中,中间层区域的数字电路用电极图案形成于多层电介质层中。在各层的数字电路用电极图案之间形成有第二内层接地电极。
在上述结构中,相比于模拟电路用电极图案,各层的数字电路用电极图案与俯视时相重合的第二内层接地电极之间的电磁耦合更强。由此,能够进一步抑制数字电路用电极图案和模拟电路用电极图案之间的电磁耦合。
另外,在本发明的层叠型高频模块中,当从层叠方向进行观察时,第二内层接地电极仅形成在数字电路用电极图案的形成区域中。
在该结构中,当对层叠体进行俯视时,第二内层接地电极和模拟电路用电极图案不重合。由此,能够抑制第二内层接地电极和模拟电路用电极图案之间的电磁耦合。
另外,在本发明的层叠型高频模块中,上层区域及下层区域的数字电路用电极图案的电极形成密度高于中间层区域的数字电路用电极图案的电极形成密度。
在该结构中,通过使不同于模拟电路用电极图案的层区域且隔着第一内层接地电极进行设置的上层区域及下层区域的数字电路用电极图案高密度化,从而能够一边抑制模拟电路用电极图案和数字电路用电极图案之间的电磁耦合,一边降低层叠体的高度并使其小型化。
另外,在本发明的层叠型高频模块中,在中间层区域中,在数字电路用电极图案的形成区域和模拟电路用电极图案的形成区域之间,形成有与第一内层接地电极相导通的导电性通孔。
在该结构中,由于在中间层区域的数字电路用电极图案和模拟电路用电极图案之间存在有与接地导通的导电性通孔,因此,能够进一步抑制中间层区域的数字电路用电极图案和模拟电路用电极图案之间的电磁耦合。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社村田制作所,未经株式会社村田制作所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110144127.7/2.html,转载请声明来源钻瓜专利网。