[发明专利]半导体器件及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及包含金属栅极的半导体器件及其形成方法。

背景技术

随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅极(gate last)”工艺为形成金属栅极的一个主要工艺。

在美国专利US6664195中提供了一种使用“后栅极”工艺形成包含金属栅极的半导体器件方法，包括：提供半导体衬底，所述半导体衬底上形成有替代栅结构、及位于所述半导体衬底上覆盖所述替代栅结构的第一层间介质层；以所述替代栅结构作为停止层，对所述第一层间介质层进行化学机械抛光工艺；除去所述替代栅结构后形成沟槽；通过PVD方法向所述沟槽内填充金属，以形成金属栅电极层；用化学机械研磨法(CMP)研磨金属栅电极层至露出第一层间介质层，形成金属栅极；于第一层间介质层上形成第二层间介质层，且第二层间介质层覆盖金属栅极；在第二层间介质层内形成贯穿其厚度的导电插塞，所述导电插塞与金属栅极电性连接。

实际应用中发现，通过上述技术方案形成的半导体器件中金属栅极顶部易被氧化，导致金属栅极表面导电性能变差，进而使与金属栅极连接的导电插塞电阻提高。

发明内容

本发明解决的问题是提供一种包含金属栅极的半导体器件及其形成方法，防止金属栅极表面被氧化。

为解决上述问题，本发明一种半导体器件的形成方法，包括：提供衬底，在所述衬底表面形成替代栅极结构，替代栅极结构两侧形成有侧墙，所述衬底上还形成有与替代栅极结构顶部齐平的第一层间介质层；以第一层间介质层为掩膜，去除替代栅极结构，形成沟槽；在沟槽底部形成栅介质层后，于第一层间介质层上形成金属层，且所述金属层填充满沟槽；研磨金属层至露出第一层间介质层后，过研磨金属层，形成金属栅极，所述金属栅极的高度低于第一层间介质层；于第一层间介质层和金属栅极上形成保护层；研磨保护层至露出第一层间介质层；在第一层间介质层和保护层上形成第二层间介质层后，于所述第二层间介质层内形成贯穿其厚度的导电插塞，所述导电插塞与保护层连通。

本发明还提供一种半导体器件，包括：衬底，位于衬底上的第一层间介质层，位于衬底上且形成于第一层间介质层内的金属栅极，位于衬底上且在金属栅极两侧的侧墙，位于第一层间介质层上覆盖金属栅极和侧墙的第二层间介质层，位于第二层间介质层内的导电插塞，所述金属栅极与第二层间介质层之间具有保护层，所述保护层与导电插塞连通。

与现有技术相比，本发明具有以下优点：本发明技术方案在金属栅极上形成保护层，避免在后续形成第二层间介质层的过程中氧气对金属栅极表面进行氧化，有效防止金属栅极表面导电性能变差，进而使后续与金属栅极连接的导电插塞电阻降低，提高了半导体器件的可靠性和电性能。

进一步，采用TiN或Ti或Ta或TaN作为保护层，既可以避免在后续形成第二层间介质层的过程中氧气对金属栅极表面进行氧化，又不会降低与后续导电插塞的电性接触，保证了导电插塞的电阻率，提高了半导体器件的电性能。

附图说明

图1是本发明形成包含金属栅极的半导体器件具体实施方式流程示意图；

图2至图10是本发明形成包含金属栅极的半导体器件的实施例结构示意图。

具体实施方式

由背景技术得知，通过现有技术方案得到的包含金属栅极的半导体器件的可靠性较差。

本发明的发明人经过研究发现，半导体器件的可靠性较差是由于金属栅极的电阻值过高造成，再进一步研究发现在第一层间介质层和金属栅极上沉积形成第二层间介质层时，氧气通入很容易使金属栅极表面被氧化，导致金属栅极表面导电性能变差，进而使与金属栅极连接的导电插塞电阻提高。