[发明专利]存储器单元

说明书

技术领域

本发明涉及一种非易失性存储器单元，所述非易失性存储器单元包括浮置栅极晶体管和存取栅极晶体管，还涉及制造这种非易失性存储器单元的方法。

背景技术

非易失性存储器(NVM)用于多种电子器件和设备。NVM正成为诸如移动电话、无线电和数码相机之类的便携式电子设备的非常重要的部件。重要的是这些器件具有尽可能低的工作电压(典型地小于1.8V)、具有较低的功耗并且要求几个平方毫米或以下的芯片尺寸。

已知的非易失性存储器单元包括MOSFET，所述MOSFET具有位于控制栅极(CG)和沟道区之间的浮置栅极(FG)。所述浮置栅极和控制栅极通过电介质层间隔开。已知这种器件是闪存单元或者EEPPROM单元，其中例如隧穿通过已知为隧穿氧化物的氧化物势垒层将电子或空穴注入到浮置栅极。在FG中存储的电荷可以更改所述器件的阈值电压。

已知在这些非易失性存储器中使用存取栅极(AG)晶体管，例如用于隔离形成存储器阵列的相邻单元。存取栅极晶体管也可以用于允许所述非易失性单元具有负的阈值电压。这意味着不可能存在过度擦除，这允许通过接近地电势的栅极电压读取所述单元。此外，可以通过Fowler-Nordheim隧穿并且从所述沟道区对所述单元进行编程和擦除，并且可以避免编程和擦除期间的干扰。可以通过将AG处理成浮置栅极单元来实现相对紧凑的2T单元。这意味着可以容易地与FG一起处理AG，并且AG可以具有与FG单元相同的堆叠栅极结构，但是具有接触的FG。

所述非易失性存储器单元的沟道区形成在阱中。所述阱可以包括阈值电压(Vt)注入物，所述注入物包括已经注入到所述沟道区来影响所述单元的阈值电压的离子。

在已知的存储器单元中，存取栅极晶体管和浮置栅极晶体管共享相同的Vt注入物，并且因此存取栅极晶体管和浮置栅极晶体管两者的阈值电压至少部分地有单个的注入物来确定。

为了区分存储器单元的0状态和1状态，重要的是所述浮置栅极晶体管在这两种状态下的阈值电压彼此充分不同，使得可以在0状态的阈值电压和1状态的阈值电压之间选择读取电压，以确保正确地读取所述单元。

所述存储器单元的0状态是导通状态，并且是最关键的状态。

图3用曲线示出了形成存储器阵列的单独存储器单元的阈值电压在使用期间如何变化。具体地，图3示出了在由曲线310表示的导通状态和由曲线320表示的非导通状态两者时存储器单元的阈值电压的分布。

由于单个单元之间的自然变化，并非存储器阵列中的所有单元都具有相同的阈值电压，这就是为什么存在如图3所示的阈值电压分布。通常，形成存储器阵列的存储器单元的阈值电压将倾向于具有高斯分布。所示阈值电压将因此具有平均值、分布宽度和最大最小值。

图3所示曲线的垂直轴表示具有给定阈值电压的单元的数量。每一条曲线310、320的峰值330、340分别表示在导通状态和非导通状态中的阈值电压分布的平均值。

考虑表示0状态时单元的阈值电压分布的曲线310，电压V_max0表示阵列中最弱单元的阈值电压。类似地考虑曲线320，电压V_min1表示1状态时阵列中最弱单元的阈值电压。

已知V_max0和V_min1之间的差是工作窗口300。

如图3所示，可以选择读取电压V_read落在导通状态时单元的阈值电压和非导通状态时单元的阈值电压之间。已知单元的阈值电压和Vread之间的差是读取裕度。

V_max0表示当所述单元处于导通状态时最小的阈值电压裕度，或者相对于读取电压V_read的读取裕度。类似地，V_min1表示当所述单元处于非导通状态时的最小阈值电压或读取裕度。

由于所述单元通过写入/擦除操作周期而损伤的事实，阈值电压在使用期间增加(即变得更加的正)。这意味着通过周期循环，所述导通状态的读取裕度(V_read-V_max0)将减小，直到其变得小到所述单元不再可读为止。此时，所述单元失效。

如图3所示，不必将读取电压V_read选择为在导通状态和非导通状态的阈值电压之间的中点。V_read通常是固定的，并且可以通过修改用于改变每一个单元的浮置栅极中的电荷数量的工作电压来操纵每一个存储器单元的状态0和状态1的阈值电压。