[发明专利]组件内隔离结构的制造方法

说明书

技术领域

本发明涉及半导体制作，且特别涉及一种组件内隔离结构(intra-device isolation structure)的制造方法。

背景技术

现今的集成电路是由在例如硅基板的半导体基板上横向地设置数百万计的例如晶体管与电容器等各别组件(device)而形成的。

这些各别组件之间是通过例如硅的局部氧化(local oxidation of silicon，LOCOS)、凹陷型LOCOS(recessed LOCOS)与沟槽隔离(trench isolation)等多种隔离技术所制成的隔离结构而相互隔离。

除了隔离这些各别组件的隔离结构外，还需要组件内隔离结构(intra-device isolation structures)以电性隔离形成于各别组件内(例如扩散区)(diffusion regions)与导电构件等多个构件。这些组件内隔离结构也可通过硅的局部氧化(local oxidation of silicon，LOCOS)、凹陷型LOCOS(recessed LOCOS)与沟槽隔离(trench isolation)等多种隔离技术制成。

发明内容

本发明提供了一种组件内隔离结构的制造方法。

依据一实施例，本发明的一种组件内隔离结构的制造方法，包括：

提供半导体基板，其上形成有罩幕层；在该罩幕层与该半导体基板内形成多个第一沟槽；在该多个第一沟槽内形成第一绝缘层；移除该罩幕层的部份，以部份露出位于该多个第一沟槽内的该第一绝缘层；在由该罩幕层所部份露出的该第一绝缘层的一侧面上形成保护间隔物，并部份露出介于该第一绝缘层之间的该罩幕层的一部份；施行蚀刻制程，在该保护间隔物所露出的该罩幕层的该部及其下方的该半导体基板内形成多个第二沟槽；在该多个第二沟槽内形成第二绝缘层；以及移除高于该半导体基板的顶面的该保护间隔物、该罩幕层、该第一绝缘层与该第二绝缘层。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举较佳实施例，并配合所附的图式，作详细说明如下。

附图说明

图1-5为一系列剖面图，显示了依据本发明一实施例的一种组件内隔离结构的制造方法；以及

图6-10为一系列剖面图，显示了依据本发明另一实施例的一种组件内隔离结构的制造方法。

主要组件符号说明

100～半导体基板；

102～罩幕层；

104～图案化阻剂层；

106～绝缘层；

108～介电间隔物；

200～半导体基板；

202～罩幕层；

204～图案化阻剂层；

206～绝缘层；

208～保护层；

208a～保护间隔物；

210～绝缘层；

OP～开口；

T1、T2、T3、T4～沟槽；

D～厚度。

具体实施方式

图1-5为一系列剖面图，显示了依据本发明一实施例的一种组件内隔离结构(inter-device isolation structure)的制造方法。在此，本实施例的方法属本案发明人已知的方法，在此作为比较例，以论述本案发明人所发现的问题而并非用以限制本发明。

请参照图1，首先提供具有罩幕层102形成于其上的半导体基板100。半导体基板100例如为硅基板，而罩幕层102例如为多晶硅层(polysilicon layer)。接着，在罩幕层102之上形成图案化阻剂层104，其内具有数个开口OP。接着施行蚀刻制程(图中未示出)，蚀刻由这些开口OP所露出的罩幕层102与半导体基板100，进而在罩幕层102与半导体基板100内形成数个沟槽T1。

请参照图2，首先去除图案化阻剂层104，接着在罩幕层102之上形成例如二氧化硅的绝缘材料并使其完全地填入这些沟槽T1内。接着，施行平坦化程序(图中未示出)，移除高于罩幕层102的绝缘材料，在每一沟槽T1内形成绝缘层106。位于沟槽T1内的此绝缘层106在半导体基板100上作为限定例如存储元件(memory device)的记忆区(memory region)的数个组件区的组件-组件间离结构(device-to-device isolation structure)。接着通过例如湿蚀刻的程序以完全移除罩幕层102，分别露出部份的绝缘层106，如图3所示。