[发明专利]半导体器件的制备方法在审

申请号：	201110155636.X	申请日：	2011-06-10
公开（公告）号：	CN102820228A	公开（公告）日：	2012-12-12
发明（设计）人：	尹海洲;骆志炯;朱慧珑;杨达	申请（专利权）人：	中国科学院微电子研究所
主分类号：	H01L21/336	分类号：	H01L21/336;H01L21/266
代理公司：	北京集佳知识产权代理有限公司 11227	代理人：	骆苏华
地址：	100029 ***	国省代码：	北京;11
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体器件制备方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件的制备方法。

背景技术

目前，在集成电路的制造工艺中，对于晶体管的源/漏结电容都有严格的要求，因此，需要使用有效的方法来减小晶体管的源/漏结电容，以将源/漏结电容控制在要求的范围内。

现有技术提供了一种通过在半导体器件中进行晕环(Halo)注入以控制源/漏结电容的方法，具体可参见申请号为200810201780.0的专利申请。参见图1所示，制备的半导体器件包括：

半导体衬底10；

位于所述半导体衬底10上的栅极结构，所述栅极结构包括栅介质层11和栅极12；

位于所述栅极结构两侧的侧墙14；

位于所述半导体衬底10内的源延伸区17、漏延伸区13以及晕环注入区域130；

位于所述半导体衬底10内的源区15和漏区16。

上述结构中晕环注入区域130对称地分布在所述半导体衬底10内。

为了进一步提高CMOS场效应晶体管的性能，Aditya Bansal等人在《IEEE Transactions on Electron Devices(IEEE电子器件杂志)》上发表了“Asymmetric Halo CMOSFET to Reduce Static Power Dissipation With Improved Performance(包括非对称晕环注入区域的CMOS场效应晶体管以减小静态功率损耗和提高性能)”，该技术方案公开了一种非对称的晕环注入区域，该晕环注入区域位于沟道区下方靠近源区或漏区的其中一侧。经比较发现，与对称的晕环注入区域相比，非对称的晕环注入区域能够降低CMOS场效应晶体管的静态功率损耗，从而提高CMOS场效应晶体管的性能。

但是上述两种技术方案都是在形成栅极结构后，在进行轻掺杂离子注入之前或之后进行晕环注入，因此存在以下问题：晕环注入的离子会进入源/漏区，由于晕环注入的离子相对于源/漏区注入的离子为反性离子，因而导致晶体管的结电流和结电容增大，从而引起器件的功耗增大。

发明内容

本发明解决的问题是提供一种半导体器件的制备方法，阻止晕环注入的离子进入源/漏区。

为解决上述问题，本发明提供了一种半导体器件的制备方法，包括：

提供半导体衬底；

在所述半导体衬底上形成伪栅结构以及围绕所述伪栅结构的侧墙；

以所述伪栅结构和所述侧墙为掩模，在所述栅极结构两侧且嵌入所述半导体衬底内形成源/漏区；

在所述半导体衬底的上表面形成层间介质层，所述层间介质层的上表面与所述伪栅结构的上表面齐平；

去除所述伪栅结构的至少一部分，以在所述侧墙间形成沟槽；

以所述层间介质层和所述侧墙为掩模，对所述半导体衬底进行倾角离子注入，以形成非对称晕环注入区域；

在所述沟槽内依次形成栅介质层和金属栅极。

可选地，所述进行倾角离子注入是在所述半导体衬底内的一侧进行倾角离子注入，以形成非对称晕环注入区域。