[发明专利]半导体装置

说明书

相关申请的交叉参考

本申请包含与在2010年6月18日向日本专利局提出的日本优先权专利申请JP 2010-139851的公开内容相关的主题，在此将该日本优先权专利申请的全部内容以引用的方式并入本文中。

技术领域

本发明涉及一种半导体装置，尤其涉及一种包括静电放电(electrostatic discharge，ESD)保护元件的半导体装置或半导体LSI，其中，ESD保护元件用于保护半导体LSI中的电子电路免受ESD的影响。

背景技术

通常，通过设置ESD保护元件来保护半导体LSI中的电子电路免受由于静电放电(下文简称为“ESD”)而流入到LSI中的电流的影响。

具有四层p-n-p-n结构的晶闸管(可控硅整流器，下文简称为“SCR”)由于具有高的放电能力，所以其被广泛地用作ESD保护元件。

当使栅极电流从晶闸管的栅极流至晶闸管的阴极时，晶闸管的阳极和阴极之间建立连通，从而能够使大的电流流过该晶闸管。

在已知方法中，采用触发元件(trigger element)来驱动晶闸管，从而将晶闸管用作ESD保护元件。

在日本专利文献JP-T-2008-507857(专利文献1)以及Markus P.J.Mergens等人在IEDM technical digest 2003的第21.3.1-21.3.4页发表的“Diode-Triggered SCR(DTSCR)for RF-ESD Protection of BiCMOS SiGe HBTs and CMOS Ultra-Thin Gate Oxides”和Markus P.J.Mergens等人在2005年9月的IEEE Transaction on Device and Materials Reliability的第3期第5卷上的第532-542页发表的“Speed optimized diode-triggered SCR(DTSCR)for RF ESD protection of ultra-sensitive IC nodes in advanced technologies”(非专利文献1和非专利文献2)中，公开了将二极管用作触发元件的结构。具体地，通过调整二极管的级数来调整使基极电流流过作为ESD保护元件的晶闸管的电压或者使ESD保护元件开始动作的电压。

图10是相关技术中的用作上述触发元件的浅沟槽隔离(shallow trench isolation，STI)型二极管的示意性截面图。

在半导体基板100上形成n型阱101，在n型阱101上形成STI膜102。STI膜102用于使阳极和阴极彼此隔离，而不用于隔离元件。

在STI膜102的一端附近形成阴极扩散层103，阴极扩散层103中扩散有n型杂质。在STI膜102的另一端附近形成阳极扩散层104，阳极扩散层104中扩散有p型杂质。

阴极扩散层103连接到施加有阴极电压V_C(0V接地电压)的阴极端子。

阳极扩散层104连接到施加有阳极电压V_A(预定正电压)的阳极端子。

半导体基板施加有体电压VB。

期望ESD保护元件具有小电阻。原因如下。当静电流入半导体LSI且ESD保护元件开始动作时，如果ESD保护元件具有高电阻，则来自电源线的电压增大。当该电压施加到LSI中的并联连接的内部电路时，能够破坏这些内部电路。

为了解决这类问题，日本专利文献JP-A-2009-111363(专利文献2)公开了如下一种结构：使用栅极型二极管来代替STI型二极管以作为触发元件。因此，不同于ESD电流在STI型二极管中流动的情形，能够使导通状态电阻为小。

在晶闸管型ESD保护元件将二极管用作触发元件的情况下，在与该保护元件相关的芯片开始操作时，可出现在保护元件处产生漏电流的问题。

产生这种漏电流的原因在于：二极管在电源与地之间串联连接，从而每个二极管都施加有正向电压。

施加至每个二极管级的正向电压的值是电源电压除以二极管总级数而得到的值。

表1示出了在电源电压、触发二极管的级数、保持二极管的级数以及晶闸管中的二极管级数的每个示例性组合下的施加到各二极管级的正向电压的示例。

表1