[发明专利]用于高压集成电路的dV/dt防止电路

权利要求书

1.一种用于高压集成电路的dV/dt防止电路，高压集成电路300包括脉冲发生电路302、高压DMOS管303、高压DMOS管304、下桥臂控制电路307和高压区308，其特征是dV/dt防止电路309位于高压区308内，电容305为高压DMOS管303的寄生电容，电容305为高压DMOS管304的寄生电容；

信号输入301通过高压集成电路300的输入端IN分别进入脉冲发生电路302和下桥臂控制电路307，

脉冲发生电路302的第一输出端A在信号输入301的上升沿产生一个窄脉冲，第一输出端A连接高压DMOS管303的栅极，

脉冲发生电路302的第二输出端B在信号输入301的下降沿产生一个窄脉冲，第二输出端B连接高压DMOS管304的栅极，

下桥臂控制电路307的输出端LO产生与信号输入301反相的信号，

脉冲发生电路302和下桥臂控制电路307由低压区供电电源312供电，

低压区供电电源312的正端记为VCC，低压区供电电源312的负端记为GND，

高压DMOS管303的衬底与源极相连并接GND，高压DMOS管303的漏极进入高压区308，高压DMOS管303漏极在高压区308内进入dV/dt防止电路309的第一输入端C，

高压DMOS管304的衬底与源极相连并接GND，高压DMOS管304的漏极进入高压区308，高压DMOS管304漏极在高压区308内进入dV/dt防止电路309的第二输入端D，

dV/dt防止电路309由高压区供电电源313供电，

高压区供电电源313的正端记为VB，高压区供电电源313的负端记为VS，

dV/dt防止电路309的输出端接PMOS管310和NMOS管311的栅极，

PMOS管310的衬底与源极相连并接高压区308的最高电压端VB，

NMOS管311的衬底与源极相连并接高压区308的最低电压端VS，

PMOS管310与NMOS管311的漏极相连作为高压集成电路的上桥臂输出端HO，

下桥臂控制电路307的输出端LO连接高压IGBT管314的栅极，

上桥臂输出端HO连接高压IGBT管315的栅极，

高压IGBT管314的射极与GND相连，高压IGBT管314的集电极与高压IGBT管315的射极相连并接到VS，

高压IGBT管315的集电极接600V或1200V高压源P，

高压区供电电源313的正端连接VB，高压区供电电源313的负端连接VS。

2.根据权利要求1所述的用于高压集成电路的dV/dt防止电路，其特征是当第一输入端C有电流流过，第二输入端D没有电流流过时，dV/dt防止电路309输出为低电平；第一输入端C的电流消失后，dV/dt防止电路309的输出仍保持在低电平；

当第一输入端C没有电流流过，第二输入端D有电流流过，dV/dt防止电路309输出为高电平；第二输入端D的电流消失后，dV/dt防止电路309的输出仍保持在高电平；

当第一输入端C和第二输入端D都有或都没有电流流过，dV/dt防止电路309的输出保持不变。

3.根据权利要求1或2所述的用于高压集成电路的dV/dt防止电路，其特征是所述dV/dt防止电路309包括电阻316、电阻317、电压比较器318、电压比较器319、或非门320、或非门321、或非门322、RS触发器323、二极管324和二极管325，

高压DMOS管303的漏极进入dV/dt防止电路309的第一输入端C后连接电阻316的一端、二极管324的阴极、电压比较器318的负端，

电阻316的另一端接高压区最高电压点VB、电压比较器318的正端，

二极管324的阳极接高压区最低电压点VS，

高压DMOS管304的漏极进入dV/dt防止电路309的第二输入端D后连接电阻317的一端、二极管325的阴极、电压比较器319的负端，

电阻317的另一端接高压区最高电压点VB、电压比较器319的正端，

二极管325的阳极接高压区最低电压点VS，

电压比较器318的输出端分别接或非门320和或非门321的一个输入端，

电压比较器319的输出端分别接或非门320的另一个输入端和或非门322的一个输入端，

或非门320的输出端接或非门321和或非门322的另一个输入端，

或非门321的输出端接RS触发器323的R端，

或非门322的输出端接RS触发器323的S端，

RS触发器323的输出即为dV/dt防止电路309的输出。