[发明专利]用于高压集成电路的dV/dt防止电路

说明书

技术领域

本发明涉及一种dV/dt防止电路，特别是一种用于高压集成电路的dV/dt防止电路，尤其涉及高压集成电路HVIC中的避免因dV/dt而引起误动作的电路设计，该dV/dt防止电路还涉及到高压集成电路中的高压DMOS技术。 

背景技术

高压集成电路是一种带有欠压保护、逻辑控制等功能的栅极驱动电路，它将电力电子与半导体技术结合，逐渐取代传统的分立元件，越来越多地被应用在IGBT、大功率MOSFET的驱动领域。 

高压集成电路有低压区和高压区，在高压集成电路工作过程中，其高压区的最低电平需要在0～600V或0～1200V之间进行高速切换，会产生很大的dV/dt，由于寄生电容C的存在，电容的电压在跟随切换时会产生很大的电流I＝C·dV/dt，此电流会引起高压集成电路的误动作。 

参见图1，为目前应用于高压集成电路的内部结构图及外围元件接法：所述高压集成电路100由脉冲发生电路101、高压DMOS管102、高压DMOS管103、下桥臂控制电路118、高压区104组成，图1中还绘制了所述高压DMOS管102的漏-源寄生电容122、所述高压DMOS管103的漏-源寄生电容123。 

信号输入125通过所述高压集成电路100的输入端IN分别进入所述脉冲发生电路101和下桥臂控制电路118，所述脉冲发生电路101的第一输出端A连接所述高压DMOS管102的栅极，脉冲发生电路101的第二输出端B连接所述高压DMOS管103的栅极；所述脉冲发生电路101和下桥臂控制电路118由低压区供电电源124供电，所述低压区供电电源124的正端记为VCC，负端记为GND；所述高压DMOS管102的衬底与源极相连并接到GND，漏极进入所述高压区104；所述高压DMOS管103的衬底与源极相连并接GND，漏极进入所述高压区104；所述高压DMOS管102的漏极在高压区内连接电阻106的一端、二极管105的阴极、非门107的输入端；所述高压DMOS管103的漏极在高压区内连接电阻109的一端、二极管108的阴极、非门110 的输入端；所述二极管105和二极管108的阳极接高压区最低电压端VS；所述电阻106和电阻109的另一端接高压区最高电压端VB；所述非门107和非门110的输出端分别接与非门111的两输入端，所述与非门111的输出端分别连接与非门112和与非门113的一个输入端；所述与非门的112的另一输入端接所述非门110的输出端，所述与非门113的另一输入端接所述非门107的输出端；所述与非门112的输出端连接RS触发器114的R端，所述与非门113的输出端连接所述RS触发器114的S端；所述RS触发器114的输出端接非门115的输入端，所述非门115的输出端分别接PMOS管117和NMOS管116的栅极；所述PMOS管117的衬底与源极相连并接到高压区的最高电压端VB，所述NMOS管116的衬底与源极相连并接到高压区的最低电压端VS；所述PMOS管117的漏极与NOMS管116的漏极相连作为高压集成电路的上桥臂输出端HO；所述下桥臂控制电路的输出端LO连接高压IGBT管121的栅极，所述上桥臂输出端HO连接高压IGBT管120的栅极；所述高压IGBT管121的射极与GND相连，高压IGBT管121的集电极与所述高压IGBT管120的射极相连并连接到最低电压端VS；高压IGBT管120的集电极接600V或1200V高压源P；高压区供电电源119的正端连接最高电压端VB，高压区供电电源119的负端连接最低电压端VS。 

所述脉冲发生电路101的作用是： 

(1)在信号输入的上升沿：第一输出端A产生一个窄脉冲，第二输出端B保持低电平； 

(2)在信号输入的下降沿：第一输出端A保持低电平；第二输出端B产生一个窄脉冲； 

(3)信号输入保持在高电平或低电平：第一输出端A和第二输出端B保持低电平。 

所述下桥臂控制电路118的作用是：在其输出端LO产生与信号输入反相的信号。 

图1所示的高压集成电路的工作原理如下：