[发明专利]金属源漏SOI MOS晶体管及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种金属源漏SOI MOS晶体管及其形成方法。 

背景技术

随着半导体工艺的不断发展，绝缘体上硅(SOI，Silicon On Insulator)技术得到了越来越广泛的使用。在SOI技术中，SOI衬底被用来替代传统的硅衬底。使用SOI衬底可以降低器件的寄生电容、削弱短沟道效应，因而能够改善器件的整体性能。SOI衬底是硅-绝缘体-硅的叠层结构，绝缘体的材料一般是氧化硅。SOI技术的第一次工业应用是由IBM在1998年成功实现的。 

图1示出了现有技术的一种部分耗尽型(partially depleted)SOI MOS晶体管，包括：基底10；覆盖基底10的绝缘层11，其材料一般为氧化硅；覆盖绝缘层11的半导体层12，其材料一般为单晶硅；形成于半导体层12上的栅极结构15，栅极结构15包括栅介质层15a和位于栅介质层15a上的栅电极15b；位于栅极结构15a两侧半导体层14内的源区13和漏区14，以及源区13和漏区14之间的沟道区16。对于部分耗尽型SOI MOS晶体管，沟道区16的深度小于半导体层12的厚度，即在器件导通时，栅极结构15下方的半导体层12部分耗尽。 

图2示出了现有技术的一种全耗尽型(fully depleted)SOI MOS晶体管，其结构与图1所示的部分耗尽型SOI MOS晶体管基本类似，这里不再赘述。区别在于，对于全耗尽型SOI MOS晶体管，其沟道区16的深度等于半导体层12的厚度，即在器件导通时，栅极结构15下方的半导体层12被完全耗尽。 

另外，22nm工艺节点以下的半导体工艺中，往往采用金属源漏(metallic silicide S/D)MOS晶体管，又称为肖特基势垒源漏(Schottky barrier S/D)MOS 晶体管。在金属源漏MOS晶体管中，采用金属或金属硅化物来取代传统的高掺杂的源漏。金属源漏MOS晶体管的加工工艺较简单，而且能够很好的适用于小尺寸器件，因而得到了广泛的关注。 

图3示出了现有技术中的一种金属源漏MOS晶体管，包括：半导体衬底20；形成在半导体衬底20上的栅极结构21，包括栅介质层21a和位于栅介质层21a上的栅电极21b；嵌于栅极结构21两侧的半导体衬底20中的源区22和漏区23，源区22和漏区23的材料为金属或金属硅化物。 

图4示出了现有技术中的一种金属源漏SOI MOS晶体管，包括：半导体衬底20；覆盖半导体衬底20的绝缘层24；覆盖绝缘层24的半导体层25；位于半导体层25上的栅极结构21，包括栅介质层21a和位于栅介质层21a上的栅电极21b；嵌于栅极结构21两侧的半导体层25中的源区22和漏区23。其中，半导体衬底20、绝缘层24和半导体层25组成了SOI衬底。图4的器件为SOI技术和金属源漏MOS晶体管的结合，兼具二者的优点，有利于改善器件的性能，是半导体工艺发展的重要方向。 

但是，现有技术的金属源漏SOI MOS晶体管是形成在SOI衬底上的，而现有技术的SOI衬底的制备方法往往比较复杂，成本较高，如SIMOX技术、晶圆键和技术、智能剥离(smart cut)等，无法满足工业生产的需求。 

关于SOI衬底的形成方法的更多详细内容，请参考专利号为5888297、5061642、4771016、5417180的美国专利文献。 

发明内容

本发明解决的问题是提供一种金属源漏SOI MOS晶体管及其形成方法，降低其工艺复杂度和生产成本。 

为解决上述问题，本发明提供了一种金属源漏SOI MOS晶体管的形成方法，包括： 

提供半导体衬底； 

在所述半导体衬底中形成介质层，所述介质层嵌入所述半导体衬底且其表面与所述半导体衬底的表面齐平； 

在所述介质层两侧的半导体衬底上形成金属硅化物层； 

在所述介质层上形成半导体层； 

在所述半导体层上形成栅极结构。 

可选地，所述在所述介质层两侧的半导体衬底上形成金属硅化物层包括： 

形成金属层，所述金属层覆盖所述介质层及其两侧的半导体衬底的表面； 

对所述半导体衬底和金属层进行热处理，使所述金属层与半导体衬底反应后生成金属硅化物层； 

去除所述介质层上的金属层，暴露出所述介质层。 

可选地，所述金属层的材料选自镍、铂、钴或其任意组合。 

可选地，所述金属层的材料为镍，其厚度小于等于4nm，所述热处理的温度为500℃至800℃。