[发明专利]抑制GIDL效应的后栅极工艺半导体器件及其制备方法

权利要求书

1.一种抑制栅极诱生漏极漏电流效应的后栅极工艺半导体器件，其中，采用后栅极工艺制备工艺的该半导体器件至少包括第一类晶体管和第二类晶体管，其特征在于，还包括：

第一、第二类晶体管各自所包含的栅极沟槽； 

形成在第一、第二类晶体管各自的栅极沟槽底部的薄氧化层； 

其中，第一、第二类晶体管各自的源区、漏区均包含横向扩散至第一、第二类晶体管各自的栅极沟槽下方的轻掺杂扩散区；并且

第一类晶体管漏区的轻掺杂扩散区与第一类晶体管的栅极沟槽在垂直方向上的交叠部分通过离子注入而补偿为与第一类晶体管的阱区相同的掺杂类型；

同时，第二类晶体管漏区的轻掺杂扩散区与第二类晶体管的栅极沟槽在垂直方向上的交叠部分通过离子注入而补偿为与第二类晶体管的阱区相同的掺杂类型，以抑制第一、第二类晶体管的栅极诱生漏极漏电流效应。

2.如权利要求1所述的抑制栅极诱生漏极漏电流效应的后栅极工艺半导体器件，其特征在于，在所述后栅极工艺半导体器件中，第一类晶体管源区的轻掺杂扩散区与第一类晶体管的栅极沟槽在垂直方向上的交叠部分通过离子注入补偿为与第一类晶体管阱区相同的掺杂类型。

3.如权利要求1所述的抑制栅极诱生漏极漏电流效应的后栅极工艺半导体器件，其特征在于，在所述后栅极工艺半导体器件中，第二类晶体管源区的轻掺杂扩散区与第二类晶体管的栅极沟槽在垂直方向上的交叠部分通过离子注入补偿为与第二类晶体管阱区相同的掺杂类型。

4.如权利要求1所述的抑制栅极诱生漏极漏电流效应的后栅极工艺半导体器件，其特征在于，所述第一类晶体管漏区的轻掺杂扩散区与第一类晶体管的栅极结构在垂直方向上的交叠部分所注入的离子为B或BF2或BF或In离子。

5.如权利要求1所述的抑制栅极诱生漏极漏电流效应的后栅极工艺半导体器件，其特征在于，所述第二类晶体管漏区的轻掺杂扩散区与第二类晶体管的栅极结构在垂直方向上的交叠部分所注入的离子为P或As离子。

6.如权利要求1所述的抑制栅极诱生漏极漏电流效应的后栅极工艺半导体器件，其特征在于，所述第一类晶体管为NMOS晶体管，第二类晶体管为PMOS晶体，且该半导体器件为CMOS器件。

7.如权利要求1所述的抑制栅极诱生漏极漏电流效应的后栅极工艺半导体器件，还包括设置在第一、第二类晶体管各自的栅极沟槽中并位于薄氧化层之上的栅极结构，其特征在于，任意一个第一或第二类晶体管中，该晶体管的栅极结构包括：

位于该晶体管的栅极沟槽中并依次覆盖在薄氧化层之上的高介电层和金属氧化物介电材料层；并且还进一步包括位于该晶体管的栅极沟槽中并设置在金属氧化物介电材料层之上的栅填充材料；

及设置在栅填充材料与金属氧化物介电材料层之间的金属阻挡层，同时在栅极沟槽的位于金属氧化物介电材料层上方的侧壁上还覆盖有金属阻挡层；

其中，该栅填充材料为多晶硅或低电阻金属。

8.一种制备抑制栅极诱生漏极漏电流效应的后栅极工艺半导体器件的方法，其中，该半导体器件至少包括第一类晶体管和第二类晶体管，且第一、第二类晶体管各自所包含的栅极沟槽中均形成有薄氧化层及位于薄氧化层之上的附加样本栅，填充在第一、第二类晶体管各自的栅极沟槽中的附加样本栅均在覆盖第一、第二类晶体管的层间介质层中予以外露，其特征在于，包括以下步骤：

于第一、第二类晶体管各自的栅极沟槽中进行回蚀以刻蚀掉位于第一、第二类晶体管各自栅极沟槽中的附加样本栅，且刻蚀终止在薄氧化层上；

在所述层间介质层上涂覆一层光阻，以将第一、第二类晶体管各自的栅极沟槽予以覆盖；

进行光刻工艺以在光阻中开启暴露第一类晶体管的栅极沟槽的窗口，并于窗口处倾斜注入离子，利用薄氧化层作为保护层，使第一类晶体管漏区的轻掺杂扩散区与第一类晶体管的栅极沟槽在垂直方向上的交叠部分经由注入的离子而补偿为与第一类晶体管的阱区相同的掺杂类型，之后移除剩余的光阻；

再次在层间介质层上涂覆光阻；

进行光刻工艺以在光阻中开启暴露第二类晶体管的栅极沟槽的窗口，并于窗口处倾斜注入离子，利用薄氧化层作为保护层，使第二类晶体管漏区的轻掺杂扩散区与第二类晶体管的栅极沟槽在垂直方向上的交叠部分经由注入的离子而补偿为与第二类晶体管的阱区相同的掺杂类型，之后移除剩余的光阻。