[发明专利]一种三值绝热D触发器及四位三值绝热同步可逆计数器

权利要求书

1.一种三值绝热D触发器，其特征在于主要由第一信号采样电路，第一互补信号采样电路，第一交叉存储结构单元，第一NMOS管组、第二NMOS管组、第三NMOS管组、第四NMOS管组和第一NMOS管组成，所述的第一信号采样电路具有三个信号输入端和三个信号输出端，所述的第一信号采样电路的三个信号输入端分别输入第一输入信号、第一复位信号和第一置位信号，所述的第一信号采样电路接入幅值电平对应逻辑2的钟控时钟信号，所述的幅值电平对应逻辑2的钟控时钟信号控制所述的第一信号采样电路对所述的第一输入信号、所述的第一复位信号和所述的第一置位信号进行采样，所述的第一信号采样电路的三个信号输出端分别输出所述的第一输入信号对应的采样值、所述的第一复位信号对应的采样值和所述的第一置位信号对应的采样值，所述的第一互补信号采样电路具有三个信号输入端和三个信号输出端，所述的第一互补信号采样电路的三个信号输入端分别输入互补的第一输入信号、互补的第一复位信号和互补的第一置位信号，所述的第一信号互补采样电路接入所述的幅值电平对应逻辑2的钟控时钟信号，所述的幅值电平对应逻辑2的钟控时钟信号控制所述的第一互补信号采样电路对所述的互补的第一输入信号、所述的互补的第一复位信号和所述的互补的第一置位信号进行采样，所述的第一互补信号采样电路的三个信号输出端分别输出所述的互补的第一输入信号对应的采样值、所述的互补的第一复位信号对应的采样值和所述的互补的第一置位信号对应的采样值，所述的第一交叉存储结构单元具有第一输出端和第二输出端，所述的第一交叉存储结构单元接入幅值电平对应逻辑2的功率时钟信号，所述的第一NMOS管组主要由四个NMOS管组成，且四个NMOS管的源极和漏极首尾串接，所述的第二NMOS管组主要由三个NMOS管组成，且其中第一个NMOS管的源极与另外两个源漏并接的NMOS管的漏极连接，所述的第三NMOS管组主要由四个NMOS管组成，且四个NMOS管的源极和漏极首尾串接，所述的第四NMOS管组主要由两个NMOS管组成，且两个NMOS管的源极和漏极首尾串接，所述的第一NMOS管组的第一个NMOS管的漏极和所述的第三NMOS管组的第一个NMOS管的漏极分别接入幅值电平对应逻辑1的功率时钟信号，所述的第二NMOS管组的第一个NMOS管的漏极、所述的第四NMOS管组的第一个NMOS管的漏极和所述的第一NMOS管的漏极分别接入所述的幅值电平对应逻辑2的功率时钟信号，所述的第一NMOS管组的四个NMOS管的栅极分别输入所述的第一复位信号对应的采样值、所述的互补的第一置位信号对应的采样值、所述的第一输入信号对应的采样值和所述的互补的第一输入信号对应的采样值，所述的第二NMOS管组的三个NMOS管的栅极分别输入所述的第一复位信号对应的采样值、所述的第一置位信号对应的采样值和所述的第一输入信号对应的采样值，所述的第三NMOS管组的四个NMOS管的栅极分别输入所述的第一复位信号对应的采样值、所述的互补的第一置位信号对应的采样值、所述的第一输入信号对应的采样值和所述的互补的第一输入信号对应的采样值，所述的第四NMOS管组的两个NMOS管的栅极分别输入所述的互补的第一置位信号对应的采样值和所述的互补的第一输入信号对应的采样值，所述的第一NMOS管组的最后一个NMOS管的源极和所述的第二NMOS管组的并接的两个NMOS管的源极分别与所述的第一交叉存储结构单元的第一输出端连接，所述的第一交叉存储结构单元的第一输出端输出第一输出信号，所述的第三NMOS管组的最后一个NMOS管的源极、所述的第四NMOS管组的最后一个NMOS管的源极和所述的第一NMOS管的源极分别与所述的第一交叉存储结构单元的第二输出端连接，所述的第一交叉存储结构单元的第二输出端输出互补的第一输出信号。