[发明专利]一种三值绝热D触发器及四位三值绝热同步可逆计数器

说明书

技术领域

本发明涉及一种D触发器，尤其是涉及一种三值绝热D触发器及四位三值绝热同步可逆计数器。

背景技术

现有的深亚微米工艺的超大规模集成电路中，低功耗及高封装密度已经成为芯片设计时考虑的重要目标，低功耗及高封装密度技术研究已成为集成电路设计中越来越重要的领域。计数器是构成数字系统的重要功能器件，不仅能用于对时钟脉冲计数，还可用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。传统计数器大多采用直流电源供电，它的能量总是由电源→电容→地被一次性消耗掉。虽然可采用减小电源电压和节点电容的方法来降低功耗，但是功耗的节省幅度有限。而绝热电路采用交流脉冲电源来驱动电路，使得能量从电源→电容→电源的路径传输，有效回收贮藏在节点电容中的能量，减少或避免因耗能元件引起的能量损耗，达到显著降低电路功耗的目的。虽然绝热电路突破传统CMOS电路中能量传输模式的局限性，有效降低了电路的功耗，但某种程度上却增加了芯片面积，降低了集成电路的封装密度。

我们发明的一种双功率时钟三值钟控绝热逻辑电路如图1a所示，它是一种采用双功率的具有极低功耗的三值绝热电路，它的操作分为两级，第一级在钟控时钟的控制下通过两个钟控NMOS管对输入信号进行采样，第二级在两个功率时钟的工作节奏下，通过自举操作的NMOS管以及组成CMOS-latch结构的NMOS管和PMOS管对负载充放电，使电路实现三值输入和输出，输出波形完整，极大地降低了电路的功耗，图1b为图1a所示电路图的符号。通过上述电路的输入信号端分别接入由两个NMOS管组成的信号选择电路，即可得到如图2a所示的三值绝热二选一数据选择器，图2b为图2a所示电路图的符号。

发明内容

本发明所要解决的技术问题是提供一种既可以有效降低电路功耗，又可以节省芯片面积，提高集成电路封装密度的三值绝热D触发器及四位三值绝热同步可逆计数器。

本发明解决上述技术问题所采用的技术方案为：一种三值绝热D触发器，主要由第一信号采样电路，第一互补信号采样电路，第一交叉存储结构单元，第一NMOS管组、第二NMOS管组、第三NMOS管组、第四NMOS管组和第一NMOS管组成，所述的第一信号采样电路具有三个信号输入端和三个信号输出端，所述的第一信号采样电路的三个信号输入端分别输入第一输入信号、第一复位信号和第一置位信号，所述的第一信号采样电路接入幅值电平对应逻辑2的钟控时钟信号，所述的幅值电平对应逻辑2的钟控时钟信号控制所述的第一信号采样电路对所述的第一输入信号、所述的第一复位信号和所述的第一置位信号进行采样，所述的第一信号采样电路的三个信号输出端分别输出所述的第一输入信号对应的采样值、所述的第一复位信号对应的采样值和所述的第一置位信号对应的采样值，所述的第一互补信号采样电路具有三个信号输入端和三个信号输出端，所述的第一互补信号采样电路的三个信号输入端分别输入互补的第一输入信号、互补的第一复位信号和互补的第一置位信号，所述的第一信号互补采样电路接入所述的幅值电平对应逻辑2的钟控时钟信号，所述的幅值电平对应逻辑2的钟控时钟信号控制所述的第一互补信号采样电路对所述的互补的第一输入信号、所述的互补的第一复位信号和所述的互补的第一置位信号进行采样，所述的第一互补信号采样电路的三个信号输出端分别输出所述的互补的第一输入信号对应的采样值、所述的互补的第一复位信号对应的采样值和所述的互补的第一置位信号对应的采样值，所述的第一交叉存储结构单元具有第一输出端和第二输出端，所述的第一交叉存储结构单元接入幅值电平对应逻辑2的功率时钟信号，所述的第一NMOS管组主要由四个NMOS管组成，且四个NMOS管的源极和漏极首尾串接，所述的第二NMOS管组主要由三个NMOS管组成，且第一个NMOS管的源极与另外两个源漏并接的NMOS管的漏极连接，所述的第三NMOS管组主要由四个NMOS管组成，且四个NMOS管的源极和漏极首尾串接，所述的第四NMOS管组主要由两个NMOS管组成，且两个NMOS管的源极和漏极首尾串接，所述的第一NMOS管组的第一个NMOS管的漏极和所述的第三NMOS管组的第一个NMOS管的漏极分别接入幅值电平对应逻辑1的功率时钟信号，所述的第二NMOS管组的第一个NMOS管的漏极、所述的第四NMOS管组的第一个NMOS管的漏极和所述的第一NMOS管的漏极分别接入所述的幅值电平对应逻辑2的功率时钟信号，所述的第一NMOS管组的四个NMOS管的栅极分别输入所述的第一复位信号对应的采样值、所述的互补的第一置位信号对应的采样值、所述的第一输入信号对应的采样值和所述的互补的第一输入信号对应的采样值，所述的第二NMOS管组的三个NMOS管的栅极分别输入所述的第一复位信号对应的采样值、所述的第一置位信号对应的采样值和所述的第一输入信号对应的采样值，所述的第三NMOS管组的四个NMOS管的栅极分别输入所述的第一复位信号对应的采样值、所述的互补的第一置位信号对应的采样值、所述的第一输入信号对应的采样值和所述的互补的第一输入信号对应的采样值，所述的第四NMOS管组的两个NMOS管的栅极分别输入所述的互补的第一置位信号对应的采样值和所述的互补的第一输入信号对应的采样值，所述的第一NMOS管组的最后一个NMOS管的源极和所述的第二NMOS管组的并接的两个NMOS管的源极分别与所述的第一交叉存储结构单元的第一输出端连接，所述的第一交叉存储结构单元的第一输出端输出第一输出信号，所述的第三NMOS管组的最后一个NMOS管的源极、所述的第四NMOS管组的最后一个NMOS管的源极和所述的第一NMOS管的源极分别与所述的第一交叉存储结构单元的第二输出端连接，所述的第一交叉存储结构单元的第二输出端输出互补的第一输出信号。