[发明专利]显示面板上的移位暂存器以及栅极驱动阵列结构

权利要求书

1.一种移位暂存器，包含多级移位暂存单元{S_n}，n＝1，2，...，N，N为一正整数，所述多级移位暂存单元相互串联电性耦接，每一所述多级移位暂存单元S_n包含：

一级移位电路，具有一第一输入端以及一输出端，该第一输入端用以接收一第一控制信号HC_n，该输出端用以相对应输出一输出信号；以及

一解多工电路，用以接收该级移位电路所输出的输出信号以及一数据总线产生的j个时钟脉冲信号CK1，CK2，...，CKj，并输出相对应的j个扫描信号G(j*n-j+1)，G(j*n-j+2)，...，G(j*n)，该解多工电路包含j个开关电路，j为一大于一的正整数，其中每一所述开关电路具有一第一输入端、一第二输入端以及一输出端，该第一输入端用以接收j个时钟脉冲信号CK1，CK2，...，CKj中相对应的一个，该第二输入端电性耦接至该级移位电路的输出端，以接收该输出信号，该输出端用以输出j个扫描信号G(j*n-j+1)，G(j*n-j+2)，...，G(j*n)中相对应的一个；

其中该第一控制信号HC_n以及j个时钟脉冲信号中的每一个均具有特征为介于高电压电平与低电压电平间交替的波形；其中该第一控制信号以及j个时钟脉冲信号的高电压电平脉宽分别为W_H，W₁，W₂，...，W_j，满足下列关系：

W_H≥W₁+W₂+...+W_j  。

2.如权利要求1所述的移位暂存器，其中j个开关电路中的每一个包含一第一晶体管，该第一晶体管具有一栅极、一源极以及一漏极，该栅极电性耦接至该开关电路的该第二输入端，该源极电性耦接至该开关电路的该第一输入端，该漏极电性耦接至该开关电路的该输出端。

3.如权利要求2所述的移位暂存器，其中j个开关电路中的每一个还包含一第二晶体管，该第二晶体管具有一栅极，一源极以及一漏极，该栅极电性耦接至该第一晶体管的该漏极，该源极电性耦接至该第二晶体管的栅极，该漏极电性耦接至该第一晶体管的该源极。

4.如权利要求2所述的移位暂存器，其中j个开关电路中的每一个包含一下拉电路，该下拉电路电性耦接至该第一晶体管的该漏极。

5.如权利要求1所述的移位暂存器，其中j个开关电路中的每一个包含：

一第一晶体管，该第一晶体管具有一栅极、一源极以及一漏极，该栅极电性耦接至该开关电路的该第一输入端，该源极电性耦接至该开关电路的该第二输入端，该漏极电性耦接至该开关电路的该输出端；以及

一二极管，该二极管具有一阳极以及一阴极，该阳极电性耦接至该第一晶体管的该漏极，该阴极电性耦接至该第一晶体管的该栅极。

6.如权利要求1所述的移位暂存器，其中j个开关电路中的每一个包含：

一二极管，该二极管具有一阳极以及一阴极，该阳极电性耦接至该开关电路的该第一输入端；

一第一晶体管，该晶体管具有一栅极、一源极以及一漏极，该栅极电性耦接至该开关电路的该第二输入端，该源极电性耦接至该二极管的该阴极，该漏极电性耦接至该开关电路的该输出端；

一第二晶体管，该晶体管具有一栅极、一源极以及一漏极，该栅极电性耦接至该第一晶体管的该漏极，该源极电性耦接至该第二晶体管的该栅极，该漏极电性耦接至该二极管的该阳极。

7.如权利要求1所述的移位暂存器，其中j个开关电路中的每一个包含：

一二极管，该二极管具有一阳极以及一阴极，该阳极电性耦接至该开关电路的该第一输入端；

一第一晶体管，该第一晶体管具有一栅极、一源极以及一漏极，该栅极电性耦接至该开关电路的该第二输入端，该源极电性耦接至该二极管的该阴极，该漏极电性耦接至该开关电路的该输出端；

一下拉电路，该下拉电路电性耦接至该第一晶体管的该漏极。