[发明专利]热协助介电电荷捕捉闪存

说明书

技术领域

本发明是有关于闪存技术。

背景技术

闪存为非易失性集成电路存储器技术的一类型。典型的快闪存储单元由以下所组成：具有由通道分离的源极和漏极的场效晶体管FET结构、由包含隧穿介电层的电荷储存结构而从通道分离的栅极、电荷储存层(浮动栅极或介电质)以及阻挡介电层。根据早先已知的电荷捕捉存储器设计，称为SONOS装置，源极、漏极和通道被形成于硅衬底(S)，隧穿介电层是由氧化硅(O)所形成，电荷储存层是由氮化硅(N)所形成，阻挡介电层是由氧化硅(O)所形成，以与栅极包括多晶硅(S)。使用能隙工程隧穿介电质于介电电荷捕捉单元已发展了更多先进的闪存技术。一种能隙工程单元技术，称为BE-SONOS，描述于Hang-Ting Lue等人的“Scaling Evaluation of BE-SONOS NAND Flash Beyond 20nm，2008Symposium on VLSI technology，Digest of Papers，June 2008”以及H.T.Lue等人的“IEDM Tech.Dig.，2005，pp.547-550”。

此些先进的电荷捕捉存储器技术相较于其它的存储器类型，可具有受限的耐久性(endurance)和操作速率。

需要提供改善闪存的操作速率及耐久性的技术。

发明内容

在此描述的一种存储装置包含用于热退火此装置上的存储单元的介电电荷捕捉结构的来源。一种用于操作一介电电荷捕捉单元的阵列的可施加的方法包含执行读取、编程和擦除操作；或于读取、编程和擦除操作期间或是与上述操作交错当中，热退火在阵列中的存储单元中的电荷捕捉结构。以下讨论的实验结果表示合适的退火操作，通过修复于编程和擦除周期期间所累积的损坏，可改善耐久性。举例而言，通过周期性地退火阵列中的存储单元，装置的有效耐久性可大为改善，包含达到一百万周期或更多的耐久性周期表现。此外，通过施加于操作期间的退火，例如于一擦除操作期间，可改善受影响的操作表现。例如于一擦除操作期间，热退火可协助电子脱阱，并以此改善擦除速率。

集成电路存储器可由字线驱动器和字线终止电路来实行，其响应于译码器电路及选择性地其它控制电路，以驱动对应的字线上的电流。此电流可导致所选择的字线的电阻加热，其传导至介电电荷捕捉结构，用以退火操作。可应用此技术及其它技术以允许退火操作的弹性的传递。

在此描述的技术适用于BE-SONOS存储器技术，以及其它先进的介电电荷捕捉技术。

本技术的其它方面和优点请见随附附图、实施方式及权利要求范围。

附图说明

图1为安排用于热退火操作的一介电电荷捕捉存储单元的简化立体图。

图2为安排用于热退火操作的一介电电荷捕捉存储单元的简化布局图。

图3为安排用于热退火操作的一共同源型式NAND型存储器阵列的示意图。

图4为安排用于热退火操作的一集成电路存储器的方块图。

图5为存储单元的NAND阵列的布局视图，包含在行之间填满绝缘材料的沟道，以及离子注入的侧边小区域。

图6为如图5的一NAND阵列其使用N通道装置沿着一字线取下的剖面图。

图7为一NAND串的简化剖面视图，其是正交于一穿过单元通道的字线而取下，包含顶部和底部的选择晶体管。

图8绘示安排用于热退火操作的存储单元的其它结构，包含介电电荷捕捉存储单元安排于薄膜半导体本体上，用以热隔离。

图9为用于施加热退火周期的一控制顺序的简化流程图。

图10为用于施加热退火周期的另一控制顺序的简化流程图。

图11为用于施加热退火周期的再另一控制顺序的简化流程图。

图12为漏极电流对于控制栅极电压的图形，表示施加热退火的实验结果。

图13为阈值电压对于编程/擦除周期计数的图形，表示施加热退火的实验结果。

图14为在一第一周期顺序后用于编程和擦除单元的阈值电压分布的图形。

图15为热退火后在一第二周期顺序后用于编程和擦除单元的阈值电压分布的图形。

图16为在十个周期和退火顺序后用于编程和擦除单元的阈值电压分布的图形。

图17为表示在一第一周期顺序后编程和擦除状况的图形。

图18为表示热退火后在一第二周期顺序后编程和擦除状况的图形。

图19为表示在十个周期和退火顺序后编程和擦除状况的图形。

图20表示于室温及于提升的温度用于一电荷捕捉存储单元的擦除表现。