[发明专利]一种半导体结构及其制造方法

权利要求书

1.一种半导体结构的制造方法，其特征在于，该方法包括：

a)提供SOI衬底，并在所述SOI衬底上形成栅极结构(200)；

b)刻蚀所述栅极结构(200)两侧的所述SOI衬底的SOI层(100)和BOX层(110)，以形成暴露所述BOX层(110)的沟槽(140)，该沟槽(140)部分进入所述BOX层(110)；

c)形成填充部分所述沟槽(140)的应力层(160)；

d)在所述沟槽(140)中形成覆盖所述应力层(160)的半导体层(150)。

2.一种半导体结构的制造方法，其特征在于，该方法包括：

a)提供SOI衬底，在该SOI衬底上覆盖掩膜(400)，所述掩膜掩盖的区域为预定形成栅极线的区域；

b)刻蚀所述掩膜(400)两侧的所述SOI衬底的SOI层(100)和BOX层(110)，以形成暴露所述BOX层(110)的沟槽(140)，该沟槽(140)部分进入所述BOX层(110)；

c)形成填充部分所述沟槽(140)的应力层(160)；

d)在所述沟槽(140)中形成覆盖所述应力层(160)的半导体层(150)；

e)移除所述掩膜以暴露其掩盖的区域，在该区域上形成栅极结构(200)。

3.根据权利要求1或2所述的方法，其特征在于，该方法还包括：

在形成所述栅极结构(200)后，在所述栅极结构(200)的两侧形成侧墙(210)。

4.根据权利要求1或2所述的方法，其特征在于：

所述沟槽(140)的深度的范围是50nm～150nm。

5.根据权利要求1或2所述的方法，其特征在于：

所述沟槽(140)暴露部分所述SOI衬底的隔离区(120)。

6.根据权利要求1或2所述的方法，其特征在于：

所述半导体层(150)的材料包括多晶硅、非晶硅、硅锗、非晶硅锗或其组合。

7.根据权利要求1或2所述的方法，其特征在于：

所述应力层(160)的材料包括氮化硅。

8.根据权利要求1或2所述的方法，其特征在于，该方法还包括：

f)在所述半导体层(150)内形成源/漏区。

9.一种半导体结构，其特征在于，该半导体结构包括SOI衬底、栅极结构(200)、应力层(160)和半导体层(150)，其中：

所述SOI衬底包括SOI层(100)和BOX层(110)；

所述栅极结构(200)形成在所述SOI层(100)之上；

所述应力层(160)形成在所述栅极结构(200)两侧的所述SOI衬底内，与所述BOX层(110)相接触并延伸至该BOX层(110)内，该应力层(160)的上平面低于所述栅极结构(200)的下平面；

所述半导体层(150)覆盖所述应力层(160)，并与所述SOI层(100)相接触。

10.根据权利要求9所述的半导体结构，其特征在于，该半导体结构还包括：

形成在所述栅极结构(200)两侧的侧墙(210)。

11.根据权利要求9所述的半导体结构，其特征在于：

所述半导体层(150)的厚度的范围是50nm～150nm。

12.根据权利要求9所述的半导体结构，其特征在于：

所述半导体层(150)和应力层(160)还与所述SOI衬底的隔离区(120)相接触。

13.根据权利要求9、11或12所述的半导体结构，其特征在于：

所述半导体层(150)的材料包括多晶硅、非晶硅、硅锗、非晶硅锗或其组合。

14.根据权利要求9所述的半导体结构，其特征在于：

所述应力层(160)的材料包括氮化硅。

15.根据权利要求9所述的半导体结构，其特征在于：

所述半导体层(150)内具有源/漏区。