[发明专利]MOSFET及其制造方法

说明书

技术领域

本发明涉及一种MOSFET及其制造方法，更具体地，涉及一种具有背栅的MOSFET及其制造方法。

背景技术

集成电路技术的一个重要发展方向是金属氧化物半导体场效应晶体管(MOSFET)的尺寸按比例缩小，以提高集成度和降低制造成本。然而，众所周知的是随着MOSFET的尺寸减小会产生短沟道效应。随着MOSFET的尺寸按比例缩小，栅极的有效长度减小，使得实际上由栅极电压控制的耗尽层电荷的比例减少，从而阈值电压随沟道长度减小而下降。

在MOSFET中，一方面希望提高器件的阈值电压以抑制短沟道效应，另一方面也可能希望减小器件的阈值电压以降低功耗，例如在低电压供电应用、或同时使用P型和N型MOSFET的应用中。

沟道掺杂是调节阈值电压的已知方法。然而，如果通过增加沟道区的杂质浓度来提高器件的阈值电压，则载流子的迁移率变小，引起器件性能变劣。并且，沟道区中高掺杂的离子可能与源区和漏区和沟道区邻接区域的离子中和，使得所述邻接区域的离子浓度降低，引起器件电阻增大。

Yan等人在″Scaling the Si MOSFET：From bulk to SOI to bulk″，IEEE Trans.Elect.Dev.，Vol.39，p.1704，1992年7月中提出，在SOI MOSFET中，通过在绝缘埋层的下方设置接地面(即接地的背栅)抑制短沟道效应。

然而，上述具有接地的背栅的SOI MOSFET仍然不能够满足器件在不断减小的沟道长度的情形下对阈值电压的要求。

因此，仍然期望在不提高沟道中的掺杂浓度的情形下以可控的方式调节器件的阈值电压，而且不会劣化器件的性能。

发明内容

本发明的目的是提供一种利用背栅调节阈值电压的MOSFET。

根据本发明的一方面，提供一种MOSFET，包括：

SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；

栅叠层，所述栅叠层位于半导体层上，所述栅叠层包括栅介质层和栅极导体，所述栅极导体位于所述栅介质层上；

源区和漏区，所述源区和漏区嵌于所述半导体层中且位于所述栅堆叠两侧；

沟道区，嵌于所述半导体层中且夹在所述源区和漏区之间；

其中，所述MOSFET还包括背栅和补偿注入区，所述背栅嵌于所述半导体衬底中，所述补偿注入区位于所述沟道区下方且嵌于所述背栅中，所述背栅的掺杂类型与所述补偿注入区的掺杂类型相反。

根据本发明的另一方面，提供一种制造MOSFET的方法，包括：

a)提供SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；

b)在所述半导体层上形成假栅；

c)执行第一离子注入，以形成背栅，所述背栅嵌于所述半导体衬底中且邻接于所述绝缘埋层；

d)执行第二离子注入，在所述半导体层中形成源区和漏区；

e)去除所述假栅以形成栅极开口；

f)穿过所述栅极开口，执行第三离子注入，以形成补偿注入区，所述补偿注入区嵌于所述背栅中；

g)在所述栅极开口中形成栅叠层；

其中，在第一次离子注入与第三次离子注入中使用的掺杂剂的掺杂类型相反。

在本发明的MOSFET中，在半导体衬底中形成了背栅和补偿注入区。在向背栅和补偿注入区施加偏置电压时，产生的偏置电场穿过绝缘埋层作用在沟道上。通过形成所述补偿注入区，且使所述补偿注入区的掺杂类型与所述背栅的掺杂类型相反，利于利用所述补偿注入区调节所述背栅的掺杂情况(如使所述背栅中与所述补偿注入区的重合部分的掺杂浓度降低)，利于灵活调节器件的阈值电压。