[发明专利]一种锗基NMOS器件及其制备方法

说明书

技术领域

本发明属于超大规模集成电路(ULSI)工艺制造技术领域，具体涉及一种锗基NMOS器件结构及其制备方法。

背景技术

随着CMOS器件尺寸不断缩小，传统硅基MOS器件遇到了诸多挑战，其中迁移率退化成为影响器件性能进一步提升的关键因素之一。相比硅材料，锗材料具有更高、更加对称的低场载流子迁移率，而且锗沟道器件的制备工艺与传统CMOS工艺兼容，因此，锗基器件成为目前研究热点之一。

锗基肖特基MOS晶体管是一种非常有潜力的器件结构。它与传统MOS晶体管的主要区别就是用金属或者金属锗化物源漏替代了传统的高掺杂源漏，源漏和沟道的接触由PN结变成了金属和半导体接触的肖特基结，这样不仅避免了锗材料中杂质固溶度低和扩散快的问题，而且还能保证低电阻率和获得突变源漏结。但锗基肖特基MOS晶体管也存在亟待解决的问题：大量的界面态使费米能级被钉扎在价带附近，导致电子势垒较大进而限制了锗基肖特基NMOS晶体管性能的提升。这些界面态一般有两个来源：一方面，金属(或金属锗化物)的电子波函数在锗中的不完全衰减导致在锗禁带当中产生大量的金属诱导带隙态(MIGS)；另一方面，锗表面存在大量的悬挂键，这些不饱和的悬挂键也会导致界面态的产生。

发明内容

本发明的目的是提供一种锗基NMOS器件及其制备方法，可减弱费米能级钉扎效应、调节肖特基势垒高度。

本发明提供的锗基NMOS器件是在金属源漏和衬底之间插入了绝缘介质层，可以阻挡金属或金属锗化物在锗禁带中产生金属诱导带隙态(MIGS)，进而达到减弱费米能级钉扎效应、调节肖特基势垒高度的目的。为了有效抑制费米能级钉扎效应，要求绝缘介质层的钉扎系数高以及导带偏移量小。但能同时满足这两个参数要求的介质材料很少，因此本发明提出采用双层绝缘介质的结构来达到此要求：底层材料采用高钉扎系数(S＞0.55)的绝缘介质，如氮化硅(Si₃N₄)、氧化铪(HfO₂)、铪硅氧(HfSiO₄)等；上层材料采用低导带偏移量(ΔE_C＜1.0eV)的绝缘介质，如二氧化钛(TiO₂)、氧化镓(Ga₂O₃)、锶钛氧(SrTiO₃)等。通过在源漏区和衬底间淀积两层绝缘介质薄膜，可以降低源漏的电子势垒，改善锗基肖特基NMOS晶体管的性能。

下面简述此发明的锗基肖特基NMOS晶体管的一种制备方法，步骤如下：

1-1)在锗基衬底上制作MOS结构；

1-2)淀积源漏区域的两层绝缘介质材料，具体是，在衬底上淀积底层绝缘介质材料，该绝缘介质材料的高钉扎系数S＞0.55，在底层绝缘介质材料上淀积一层上层绝缘介质材料，该上层绝缘介质材料的低导带偏移量ΔE_C＜1.0eV；

1-3)溅射低功函数金属薄膜，刻蚀形成金属源漏；

1-4)形成接触孔、金属连线。

步骤1-1)具体包括：

2-1)在衬底上制备隔离区；

2-2)淀积栅介质层以及栅；

2-3)形成栅结构；

2-4)形成侧墙结构。

所述步骤1-1)的锗基衬底包括体锗衬底、锗覆绝缘衬底(GOI)或外延锗衬底等。

所述步骤1-2)的底层介质采用氮化硅(Si₃N₄)、氧化铪(HfO₂)、铪硅氧(HfSiO₄)等高钉扎系数S介质材料；而上层介质采用二氧化钛(TiO₂)、氧化镓(Ga₂O₃)、锶钛氧(SrTiO₃)等低导带偏移量ΔE_C介质材料。

所述步骤1-3)的金属薄膜为铝膜或其他低功函数金属膜。

与现有技术相比，本发明的有益效果是：

通过在金属源漏和衬底之间插入两层绝缘介质薄层，能有效调节源/漏与沟道接触的肖特基势垒，提升器件的开关电流比，降低亚阈值斜率。一方面，由于底层介质材料有较大的钉扎系数S，能较好地抑制费米能级钉扎效应，使肖特基势垒高度在一定程度上随金属的功函数变化而变化；另一方面，由于上层介质材料的导带偏移量ΔE_C较小，能够进一步阻挡金属中的电子波函数在半导体禁带中引入的MIGS界面态，同时又保证了较小遂穿电阻。