[发明专利]多工电路及使用一多工器输出数据的方法

权利要求书

1.一种多工电路，其特征在于，包含：

多个第一电路；以及

一第二电路，耦接至该些第一电路的多个输出；其中

该些第一电路的一第一电路包含：皆耦接至该第二电路的一第一子电路和一第二子电路，该第一电路是配置以接收一第一数据线为一第一输入、和一时脉信号为一第二输入，并提供一输出信号至一第一电路输出；

在选择使用该第一电路后，

该时脉信号、该第一子电路和该第二电路是配置以基于该第一数据线的一第一数据逻辑准位，来提供一第一输出逻辑准位至该输出信号；或

该第二子电路是配置以基于该第一数据输入线的第二数据逻辑准位，来提供一第二输出逻辑准位至该输出信号；以及

该第一数据逻辑准位是不同于该第二数据逻辑准位，且该第一输出逻辑准位是不同于该第二输出逻辑准位。

2.根据权利要求1所述的多工电路，其特征在于，该第二子电路是一PMOS晶体管，该PMOS晶体管具有耦合至该第一数据线的一栅极、耦合至该第一电路输出的一漏极、和耦合至一电压供应节点的一源极。

3.根据权利要求1所述的多工电路，其特征在于，该第二电路包含一第一NMOS晶体管，该第一NMOS晶体管包含耦合至该第一电路输出的一漏极和耦合至该第一子电路的一源极；以及

其中该第一子电路包含一第二NMOS晶体管和一第三NMOS晶体管；该第二NMOS晶体管的一栅极是耦合至该时脉信号；该第二NMOS晶体管的一漏极是耦合至该第一NMOS晶体管的一源极；且该第二NMOS晶体管的一源极是耦合至该第三NMOS晶体管的一漏极。

4.根据权利要求1所述的多工电路，其特征在于，该第一数据逻辑准位和该第二数据逻辑准位是分别基于一内存单元的一第一内存逻辑准位和一第二内存逻辑准位，该内存单元对应至该第一数据线。

5.根据权利要求1所述的多工电路，其特征在于，该些第一电路的每一者对应至一内存阵列的各个列。

6.根据权利要求1所述的多工电路，其特征在于，该多工电路耦合至一第三电路，配置该第三电路以处理该第一输出准位和该第二输出准位，以反映出对应至该第一数据线的一内存单元的各自的内存逻辑准位。

7.根据权利要求1所述的多工电路，其特征在于，还包含：

一第三子电路，耦合至该时脉信号，且基于该时脉信号，配置该第三子电路以控制该第二子电路。

8.根据权利要求7所述的多工电路，其特征在于，该第三电路包含一PMOS晶体管，该PMOS晶体管具有耦合至该时脉信号的一栅极、耦合至一电压供应节点的一源极和耦合至该数据线和该第二子电路的一漏极。

9.一种多工电路，其特征在于，包含：

一第一PMOS晶体管，具有一第一PMOS栅极、一第一PMOS漏极和一第一PMOS源极；

一第二PMOS晶体管，具有一第二PMOS栅极、一第二PMOS漏极和一第二PMOS源极；

一第一NMOS晶体管，具有一第一NMOS栅极、一第一NMOS漏极和一第一NMOS源极；

一第二NMOS晶体管，具有一第二NMOS栅极、一第二NMOS漏极和一第二NMOS源极；

一第三NMOS晶体管，具有一第三NMOS栅极、一第三NMOS漏极和一第三NMOS源极；

其中

该第一PMOS栅极是耦合至该第二PMOS漏极和至该第三NMOS栅极，且配置该第一PMOS栅极，以接收一第一数据输入线；

该第一PMOS源极是耦合至一供应电压节点；

该第一PMOS漏极是耦合至该第一NMOS漏极，且配置该第一PMOS漏极，以做为该多工电路的一输出；

该第二NMOS栅极是耦合至该第二PMOS栅极和至一时脉线；

该第二NMOS漏极是耦合至该第一NMOS源极；

该第三NMOS漏极是耦合至该第二NMOS源极；以及

基于该第一数据线和该时脉线的一数据逻辑准位，配置该多工电路以提供该输出的一输出逻辑准位。