[发明专利]多工电路及使用一多工器输出数据的方法

说明书

技术领域

本发明是有关于一种多工电路(multiplexing circuit)。

背景技术

许多内存设计(memory design)通常使用一种列多工(Column Multiplexing)结构以达成一紧密区域。然而，对高速内存设计而言，例如：在千兆赫兹(Ghz)范围中，当多工器中对应至N个输入的N个子电路耦接在一起时，由于重(负)载的关系，在一些方法中，具有大量的N个输入的多工器会增加输出延迟(例如：回转率(Slew Rate))。在一些情况中，耦接在一起的N个子电路亦会造成高漏电流。

发明内容

本发明的一目的就是在提供一种多工电路以提供较快速的输出回转速率。

本发明的另一目的就是在提供一种使用一多工器输出数据的方法以减少漏电流。

因此，本发明的一方面是在提供一种多工电路，此多工电路包含多个第一电路和耦接至这些第一电路的输出的第二电路。这些第一电路的一第一电路包含皆耦接至第二电路的第一子电路和第二子电路，且配置此第一电路，以接收第一数据线做为第一输入和时脉信号做为第二输入，此第一电路并提供输出信号至第一电路输出。在选择使用第一电路后，基于第一数据线的第一数据逻辑准位，来配置时脉信号、第一电路的第一子电路与第二电路，以提供第一输出逻辑准位至输出信号；而基于第一数据线的第二数据逻辑准位，来配置第二子电路，以提供第二输出逻辑准位至输出信号。此第一数据逻辑准位是不同于第二数据逻辑准位且第一输出逻辑准位是不同于第二数据输出准位。

依据本发明一实施例，其中第二子电路是PMOS晶体管，PMOS晶体管具有耦接至第一数据线的栅极、耦接至第一电路输出的漏极、和耦接至电压供应节点的源极。

依据本发明又一实施例，其中该第二电路包含第一NMOS晶体管，此第一NMOS晶体管包含耦接至第一电路输出的漏极和耦接至第一子电路的源极。而其中第一子电路包含第二NMOS晶体管和第三NMOS晶体管，第二NMOS晶体管的栅极是耦合至时脉信号，第二NMOS晶体管的漏极是耦合至第一NMOS晶体管的源极，且第二NMOS晶体管的源极是耦合至第三NMOS晶体管的漏极。

依据本发明又一实施例，其中第一数据逻辑准位和第二数据逻辑准位是分别基于内存单元(memory cell)的第一内存逻辑准位和第二内存逻辑准位，内存单元对应至第一数据线。

依据本发明又一实施例，其中这些第一电路的每一者对应至内存阵列的各个列。

依据本发明又一实施例，其中多工电路耦合至第三电路，配置第三电路以处理第一输出准位和第二输出准位，以反映出对应至第一数据线的内存单元的各自的内存逻辑准位。

依据本发明又一实施例，其中还包含第三子电路，耦合至时脉信号，且基于时脉信号，配置第三子电路以控制第二子电路。

依据本发明又一实施例，其中第三电路包含PMOS晶体管，此PMOS晶体管具有耦合至时脉信号的栅极、耦合至电压供应节点的源极和耦合至数据线和第二子电路的漏极。

本发明的另一方面是在提供一种多工电路，此多工电路包含具有第一PMOS栅极、第一PMOS漏极和第一PMOS源极的第一PMOS晶体管；具有第二PMOS栅极、第二PMOS漏极和第二PMOS源极的第二PMOS晶体管；具有第一NMOS栅极、第一NMOS漏极和第一NMOS源极的第一NMOS晶体管；具有第二NMOS栅极、第二NMOS漏极和第二NMOS源极的第二NMOS晶体管；具有第三NMOS栅极、第三NMOS漏极和第三NMOS源极的第三NMOS晶体管。此第一PMOS栅极是耦接至第二PMOS漏极并至第三NMOS栅极，且配置此第一PMOS栅极，以接收第一数据线。此第一PMOS源极是耦合至一供应(supply)电压节点。此第一PMOS漏极是耦合至第一NMOS漏极，且配置此第一PMOS漏极以做为该多工电路的输出。此第二NMOS栅极是耦合至第二PMOS栅极和时脉线。此第三NMOS漏极是耦接至第二NMOS源极。基于第一数据线的逻辑准位和时脉线的逻辑准位，来配置此多工电路，以提供输出逻辑准位于输出。

依据本发明一实施例，其中配置该多工电路做为多工器的多个子电路的子电路，这些子电路的每一者功能类似这些子电路的另一者。

依据本发明又一实施例，配置电路做为多工器的这些子电路的子电路。这些子电路的每一者和这些子电路的另一者有相同组件，这些子电路的每一者的每一第一PMOS漏极是耦合至第一NMOS漏极，且这些子电路的每一者的每一第二NMOS漏极是耦合至第一NMOS源极。