[发明专利]适用于共晶封装的半导体芯片背面金属化方法

说明书

技术领域

本发明涉及一种适用于共晶封装的半导体芯片的背面金属化方法。属于集成电路或分立器件芯片制造技术领域。

背景技术

近年来，受激烈的国际化市场竞争与LED行业发展冲击影响，半导体芯片市场竞争进入白热化。随着市场竞争持续升级，芯片市场已经逐渐从以产品价格竞争为主的竞争格局转向以产品质量竞争与价格竞争并存的竞争态势。产品的成本、产品的可靠性已经成为衡量产品竞争力的主要标准。而作为分立器件制造上成本与质量的关键工序——背面金属化，由于成本消耗高、工艺陈旧，已经越来越难以满足生产的需要。

在本发明作出以前，常用的适用于共晶封装的背面金属化工艺方法有如下两种：

现行工艺一：

步骤一、采用蒸发方式在硅表面上镀上非贵金属的粘附层，粘附层采用的金属一般是钛或钒或铬；

步骤二、在粘附层的表面再镀上阻挡层，阻挡层一般采用金、锗、锑等贵金属的合金，也有采用镍、锡铜合金作阻挡层的；

步骤三、在阻挡层的表面再镀上贵金属的导电层，导电层采用的是贵金属金。

不足之处在于：

1、背面金属化层工艺不够稳定，易造成致命失效；

2、与后续封装工艺配合不佳。

现行工艺二：

步骤一、工艺中的粘附层、阻挡层、导电层由采用蒸发的方式一次性在硅表面上形成的单层贵金属金组成。

步骤二、在一定的温度和气氛下，对蒸发了金的硅片进行合金，形成稳定的背面金属化层；

不足之处在于：成本高昂。

综上：现行的两种工艺还达不到低成本、高稳定性、高可靠性及与后续封装工艺配合良好的综合要求。

发明内容

本发明的目的在于克服上述不足，提供一种能降低芯片背面金属化成本及提高产品可靠性的适用于共晶封装的半导体芯片背面金属化方法。

本发明的目的是这样实现的：一种适用于共晶封装的半导体芯片背面金属化方法，所述方法包括以下工艺步骤：

步骤一、在硅片背面衬底的表面，先采用蒸发或溅射的方式镀上非贵金属铝或钛、铝或铬、铝，然后在300℃-400℃温度和N₂或H₂、6.5L/min气氛下进行合金，使非贵金属与硅进行合金形成粘附层；

步骤二、再在粘附层的表面采用蒸发或者溅射的方式依次镀上非贵金属钛、镍、锡铜合金或者钒、镍、锡铜合金或者铬、镍、锡铜合金形成阻挡层；

步骤三、最后再在阻挡层的表面采用蒸发或者溅射的方式镀上贵金属金，形成导电层。

本发明适用于共晶封装的半导体芯片背面金属化方法，所述步骤一中，钛、铝或铬、铝为金属复合层，所述步骤一非贵金属总厚度为：0.5微米至5微米。

本发明适用于共晶封装的半导体芯片背面金属化方法，所述步骤二中，各层金属厚度分别为：

钛或铬或钒：0.05微米至0.2微米；

镍：0.1微米至0.5微米；

锡铜合金：1微米至4微米。

所述步骤三中，金层的厚度为0.05-0.3微米。

本发明的有益效果是：

1、本发明改变了传统的背面金属化结构及工艺，将多层贵金属蒸发或溅射与合金工艺两种不同的加工工艺结合在一起，采用步骤一的方式将非贵金属层与硅进行合金形成粘附层，大大提高了背面金属化的可靠性。采用价格低廉的非贵金属的阻挡层替代现行工艺一中可能采用的成本高昂的贵金属合金的阻挡层；采用价格低廉的非贵金属的粘附层和阻挡层替代现行工艺二的成本高昂的贵金属的粘附层和阻挡层，有效降低了背面金属化的成本。

2、本发明中采用非贵金属的粘附层同样达到了与硅粘附良好、性能稳定的效果，该非贵金属粘附层达到了对粘附层的以下基本要求：本身不与相邻金属形成高阻化合物、能阻挡导电层和过渡层不与硅形成高阻化合物、能与硅形成良好的低欧姆接触、热膨胀系数与硅相近。

3、本发明中采用非贵金属的阻挡层也同样达到了与上下两层金属粘附良好、性能稳定、能抗焊料焊接时的熔蚀作用、热膨胀系介于粘附层与导电层之间的阻挡层要求。

如果采用其他金属则不能达到以上效果，难以满足共晶装片的要求。

本发明和现行工艺路线对比情况见图1。

附图说明

图1本发明背面金属化工艺与现行工艺比较图。

图2为本发明半导体芯片背面金属化结构断面图。

图中附图标记：

导电层1

阻挡层2

粘附层3

硅片背面衬底4。