[发明专利]阵列基板及其制造方法、液晶显示器件

说明书

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制造方法、液晶显示器件。

背景技术

薄膜晶体管液晶显示器件的液晶面板包括阵列基板和彩膜基板，在薄膜晶体管液晶显示器件的制程中可以分别单独制作阵列基板和彩膜基板，然后再将阵列基板和彩膜基板对盒并填充液晶，以形成液晶面板。其中，阵列基板上设有栅线，垂直于所述栅线设有数据线，所述栅线和所述数据线之间限定有像素区域，所述像素区域内设有薄膜晶体管和像素电极，所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接。

基于上述阵列基板的结构，当阵列基板上的栅线控制薄膜晶体管打开后，由数据线向阵列基板上的像素电极充电，以在像素电极和公共电极之间形成电场，该电场作用于液晶使得液晶分子发生偏转，从而根据液晶分子偏转的角度不同以透过不同强度的光。

目前像素电极所在的层和数据线所在的层之间仅设有一层用于绝缘的钝化层，该钝化层通常由SiNx等材料制成，其介电常数较高，因此使得在像素电极和数据线之间产生较强的电容效应。为减小该电容效应，一般都将像素电极和数据线设计得更加远离一些，但这样使得像素电极所占用的区域减小，减小了像素开口率。

发明内容

本发明的实施例提供一种阵列基板及其制造方法、液晶显示器件，以提高像素开口率。

为达到上述目的，本发明的实施例采用如下技术方案：

一种阵列基板，包括基板，所述基板上设有栅线，垂直于所述栅线设有数据线，所述栅线和所述数据线之间限定有像素区域，所述像素区域内设有薄膜晶体管和像素电极，所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接，所述像素电极所在的层与所述数据线所在的层之间设有树脂介电层。

一种如上所述的阵列基板的制造方法，包括：

在像素电极所在的层与数据线所在的层之间形成树脂介电层。

一种液晶显示器件，包括壳体，所述壳体内设有背光模组，面对所述背光模组设有由如上所述的阵列基板和彩膜基板对盒形成的液晶面板。

本发明实施例提供的阵列基板及其制造方法、液晶显示器件，在所述像素电极所在的层与所述数据线所在的层之间设有树脂介电层，由于树脂本身的介电常数较低，因此所述树脂介电层可以有效减小像素电极和数据线之间的电容效应，这样可以将像素电极和数据线设计得更加接近一些，从而增大了像素电极所占用的区域，提高了像素开口率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例阵列基板的平面结构示意图；

图1a为图1中A1-A1方向的截面图；

图2为本发明阵列基板第一次构图工艺后的平面结构示意图；

图2a为图2中A2-A2方向的截面图；

图3为本发明阵列基板第二次构图工艺后的平面结构示意图；

图3a为图3中A3-A3方向的截面图；

图4为本发明阵列基板第三次构图工艺后的平面结构示意图；

图4a为图4中A4-A4方向的截面图；

图4a′为图4中A4-A4方向的另一截面图；

图5为本发明阵列基板第四次构图工艺后的平面结构示意图；

图5a为图5中A5-A5方向的截面图；

图6为本发明阵列基板第五次构图工艺后的平面结构示意图；

图6a为图6中A6-A6方向的截面图；

图6a′为图6中A6-A6方向的另一截面图；

图7为本发明实施例阵列基板制造方法的示意图。

附图标记：

1-基板，2-栅线，2′-绑定栅线，21′-栅线连接过孔，3-栅绝缘层，41-半导体层，42-掺杂半导体层，5-数据线，5′-绑定数据线，51′-数据线连接过孔，6-钝化层，7-树脂介电层，8-像素电极，9-像素电极绝缘层，10-公共电极，11-薄膜晶体管，11a-栅极、11b-源极、11c-漏极，12-介电-钝化层过孔。

具体实施方式

下面结合附图对本发明实施例阵列基板及其制造方法、液晶显示器件进行详细描述。