[发明专利]绝缘栅双极晶体管终端及其制作方法

说明书

技术领域

本发明涉及半导体器件制作工艺技术领域，更具体地说，涉及一种绝缘栅双极晶体管终端及其制作方法。

背景技术

绝缘栅双极晶体管(Insulate Gate Bipolar Transistor，IGBT)，是新型的大功率器件，它集场效应晶体管(MOSFET)栅极电压控制特性和双极型晶体管低导通电阻特性于一身，改善了器件耐压和导通电阻相互牵制的情况，具有高电压、大电流、高频率、功率集成密度高、输入阻抗大、导通电阻小、开关损耗低等优点，在变频家电、工业控制、电动及混合动力汽车、新能源、智能电网等诸多领域获得了广泛的应用空间。

IGBT具有高电压特性的一个重要前提条件是需要具有优良的终端保护结构。现有的终端保护结构包括：场板结构、场限环(FLR)结构、场限环结合场板结构、结终端延伸(JTE)结构和横向变掺杂(VLD)结构。目前广泛用于中高压(2500V及其以上)IGBT终端保护结构的主要是场限环(FLR)和结终端延伸(JTE)结构。

传统的场限环(FLR)结构如图1所示，由图可知，该IGBT的终端保护结构包括：内圈的分压保护区101和外圈的截止保护环102。当偏压加在集电极103上时，随着所加偏压的增大，耗尽层沿着主结104向第一场限环105(或第二场限环106)的方向向外延伸。主结104和第一场限环105之间的距离可以这样设置：在主结104雪崩击穿之前，第一场限环105穿通，这样就减小了主结104附近的最大电场，偏压的继续增加由第一场限环105承担，直到耗尽层穿通了第二场限环106。

但是，在由场限环作为终端保护结构的IGBT器件中，场限环面积占芯片总面积的比例较大，从而使得芯片总面积较大，增加了芯片的制造成本。

发明内容

有鉴于此，本发明提供一种绝缘栅双极晶体管终端及其制作方法，该终端保护结构在保证击穿电压和可靠性的同时，占芯片总面积的比例较小，从而可减小芯片的面积，降低芯片的制造成本。

为实现上述目的，本发明提供如下技术方案：

一种绝缘栅双极晶体管终端，该绝缘栅双极晶体管终端包括：

漂移区；

位于漂移区内的终端保护结构；

其中，所述终端保护结构包括：主结、截止环及位于所述主结与截止环之间的分压沟槽。

优选的，上述终端还包括：位于所述漂移区上、覆盖分压沟槽的场板。

优选的，所述场板为半绝缘多晶硅层。

优选的，所述场板包括：下层的氧化硅层；上层的金属层或半绝缘多晶硅层。

优选的，所述分压沟槽内包括：

通过离子注入工艺在分压沟槽的底部及侧壁形成的轻掺杂区；

位于所述轻掺杂区上、沟槽内部的绝缘层。

优选的，在绝缘栅双极晶体管终端中，与主结相邻的分压沟槽的深度大于所述主结的深度。

优选的，所述分压沟槽的数量为多个，且沿着主结指向截止环的方向所述多个分压沟槽的深度逐渐变浅、宽度逐渐变窄。

本发明还提供了一种绝缘栅双极晶体管终端制作方法，该方法包括：

采用轻掺杂的硅衬底作为漂移区；

在所述漂移区内形成终端保护结构；

其中，所述终端保护结构包括：主结、截止环及位于所述主结与截止环之间的分压沟槽。

优选的，上述方法还包括：

在所述漂移区上形成覆盖分压沟槽的场板。

优选的，在所述漂移区内形成分压沟槽采用干法刻蚀工艺。

从上述技术方案可以看出，本发明所提供的绝缘栅双极晶体管终端包括：漂移区；位于漂移区内的终端保护结构；其中，所述终端保护结构包括：主结、截止环及位于所述主结与截止环之间的分压沟槽。本发明所提供的绝缘栅双极晶体管终端，在主结与截止环之间设置有分压沟槽，所述分压沟槽截断主结曲面的结弯曲，消除电场集中，提高击穿电压。同时由于分压沟槽以沟槽的形式存在于漂移区内，因此，这种结构相比场限环结构来说，可大大减小终端保护结构的面积，进而可减小芯片的总面积，降低芯片的制造成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的一种场限环结构的示意图；

图2为本发明实施例所提供的一种绝缘栅双极晶体管终端的结构示意图；