[发明专利]半导体器件刻蚀方法以及半导体器件

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种半导体器件刻蚀方法以及半导体器件。

背景技术

在半导体器件制造过程中，经常需要对孔(通孔)的图案进行刻蚀。而且，随着半导体器件尺寸的减小，器件结构中的孔数量也随之增多，并且孔的密度也随之增大。

随着孔的密度的增大，在半导体器件制造过程中，所形成的孔的分辨率往往比所要求的线或者空间的分辨率低。所以，无法在一次刻蚀步骤中实现期望密度的孔图案。从而，为了刻蚀出具有期望密度的致密的孔，往往进行多次刻蚀。例如，通过两次图案形成步骤来提高孔分辨率，这样孔可以更密集，以具有期望密度。

图1至图4示意性地示出了根据现有技术的半导体器件刻蚀方法的各个阶段所形成的半导体器件结构。

具体地说，如图1所示，在根据现有技术的半导体器件刻蚀方法中，在刻蚀层E上布置了光致抗蚀剂R之后；首先利用一个掩膜A使光致抗蚀剂R形成图案，随后利用形成图案的光致抗蚀剂R进行对刻蚀层E进行第一次孔刻蚀。在刻蚀层E下方布置有刻蚀阻止层S。如图2所示，其中示出了第一次孔刻蚀之后的半导体器件结构。随后再次涂覆光致抗蚀剂R。之后，如图3所示，利用另一个掩膜B使光致抗蚀剂R形成图案，随后利用形成图案的光致抗蚀剂R进行对刻蚀层E进行第二次孔刻蚀。如图4所示，其中示出了第二次孔刻蚀之后的半导体器件结构。

可以看出，对比图2和图4可以看出，经过两次孔刻蚀之后的半导体器件结构的孔密度变大。

但是，在根据图1至图4所示的现有技术的用于形成孔图案的半导体器件刻蚀方法中，为了确保孔与孔之见不会相互干扰，应该确保掩膜A和掩膜B刻蚀出的光致抗蚀剂R的图案不重叠，进而确保两次刻蚀出的孔不会重叠，这样才能确保工艺的精度。但是，由于两次刻蚀不易对准，所以在现有技术中很容易产生两次孔刻蚀所刻蚀出来的孔可能重叠在一起的问题。

发明内容

本发明的一个目的是提供一种克服两次孔刻蚀所刻蚀出来的孔可能重叠在一起的问题的半导体器件刻蚀方法，并且提供一种采用了该半导体器件刻蚀方法制造的半导体器件。

根据本发明第一方面，提供了一种半导体器件刻蚀方法，其包括：第一光致抗蚀剂涂覆步骤，用于在刻蚀层上布置光致抗蚀剂；第一图案形成步骤，用于利用第一掩膜对光致抗蚀剂进行刻蚀以形成具有第一图案的光致抗蚀剂层；第一刻蚀步骤，利用具有第一图案的光致抗蚀剂层对刻蚀层进行刻蚀；绝缘材料沉积步骤，用于在经过第一刻蚀步骤之后的半导体器件结构上沉积绝缘材料；第二光致抗蚀剂涂覆步骤，用于在刻蚀层上再次布置光致抗蚀剂；第二图案形成步骤，用于利用第二掩膜对第二光致抗蚀剂涂覆步骤所布置的光致抗蚀剂进行刻蚀以形成具有第二图案的光致抗蚀剂层；第二刻蚀步骤，利用具有第二图案的光致抗蚀剂层对刻蚀层进行刻蚀；其中，第一图案是多个平行的第一条纹，第二图案是多个平行的第二条纹，并且第一条纹与第二条纹相互垂直。

优选地，所述半导体器件刻蚀方法还包括在第一刻蚀步骤之后执行的清洗步骤，用于去除残余的光致抗蚀剂。

优选地，所述半导体器件刻蚀方法还包括在绝缘材料沉积步骤之后执行的化学研磨步骤，用于使沉积了绝缘材料的半导体器件表面变得平坦。

优选地，在上述半导体器件刻蚀方法中，在刻蚀层上布置了防反射涂层。

优选地，在上述半导体器件刻蚀方法中，在刻蚀层下布置了刻蚀阻止层。

优选地，在上述半导体器件刻蚀方法中，第一条纹等间距布置。

优选地，在上述半导体器件刻蚀方法中，第二条纹等间距布置。

更优选地，在上述半导体器件刻蚀方法中，第一条纹等间距布置，第二条纹等间距布置，并且第一条纹和第二条纹的宽度和间距都相等，并且，第一掩膜和第二掩膜是同一掩膜。

在根据本发明第一方面所述的半导体器件刻蚀方法中，虽然也进行两次刻蚀，但是两次刻蚀是在相互垂直的两个方向上进行，所以不会出现孔重叠的问题。

根据本发明第二方面，提供了一种半导体器件，在该半导体器件的制造过程中，采用了根据本发明第一方面所述的半导体器件刻蚀方法。

由于采用了根据本发明第一方面所述的半导体器件刻蚀方法，因此，本领域技术人员可以理解的是，根据本发明第二方面的半导体器件同样能够实现根据本发明的第一方面的半导体器件刻蚀方法所能实现的有益技术效果。即，由于制造过程中两次刻蚀是在相互垂直的两个方向上进行，所以不会出现孔重叠的问题。

附图说明