[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明是有关于半导体结构及其制造方法，特别是有关于高压半导体装置及其制造方法。

背景技术

半导体业界持续缩小半导体结构的尺寸，并同时改善速率、效能、密度及集成电路的单位成本。举例来说，半导体结构中的二极管例如肖特基二极管可应用于异步装置。一般的肖特基二极管具有形成在N型衬底上的金属接触、场氧化隔离物与N型重掺杂部分。位于单一个场氧化隔离物相对两侧上的衬底上的金属接触与N型重掺杂部分被分别电性连接至阳极与阴极。

异步装置一般具有两个功率金属氧化半导体场效晶体管(powerMOSFET)，分别配置在高侧与低侧。肖特基二极管可配置在低侧的MOSFET，以降低装置在直流电降压转换(buck DC to DC conversion)的转换功率损失。然而，一般肖特基二极管在反向偏压下具有严重影响装置效能的漏电流，此漏电流是造成电路上功率的损失。例如请参照图1，一般肖特基二极管在反向偏压下，漏电流会随着电压的上升而呈线性关系逐渐变高，且一般肖特基二极管不会崩溃。因此在应用于高压装置时，一般肖特基二极管的电压电平(voltage level)是偏移的。

发明内容

本发明是有关于半导体结构及其制造方法。半导体结构在两个互相分开的介电部分之间的漂移区上具有利用RESURF概念的元件，因此可提升装置的操作电压。半导体结构与阳极电性连接的部分具有夹止元件，因此可降低装置的的漏电流。半导体结构可应用于高压装置中。半导体结构可包括耐高压肖特基二极管。

提供一种半导体结构。半导体结构包括一阱区、一介电结构、一第一掺杂层、一第二掺杂层与一第一掺杂区。介电结构位于阱区上。介电结构具有相对的一第一介电侧边与一第二介电侧边。介电结构包括一第一介电部分与一第二介电部分，位于第一介电侧边与第二介电侧边之间。第一掺杂层位于第一介电部分与第二介电部分之间的阱区上。第二掺杂层位于第一掺杂层上。第一掺杂区位于第一介电侧边上的阱区中。阱区、第一掺杂层与第一掺杂区具有一第一导电型。第二掺杂层具有相反于第一导电型的一第二导电型。一阴极被电性连接至第一掺杂区。一阳极被电性连接至第二介电侧边上的阱区。

也提供一种半导体结构。半导体结构包括一阱区、一介电结构、一第一掺杂区、一第二掺杂区与一第三掺杂区。介电结构位于阱区上。介电结构具有相对的一第一介电侧边与一第二介电侧边。第一掺杂区位于第一介电侧边上的阱区中。第二掺杂区与第三掺杂区位于第二介电侧边上的阱区中。阱区与第一掺杂区具有一第一导电型。第二掺杂区与第三掺杂区具有相反于第一导电型的一第二导电型。一阴极被电性连接至第一掺杂区。一阳极被电性连接至位于第二掺杂区与第三掺杂区之间的阱区、第二掺杂区与第三掺杂区。

提供一种半导体结构的制造方法。方法包括以下步骤。形成一介电结构于一阱区上。介电结构具有相对的一第一介电侧边与一第二介电侧边。介电结构包括一第一介电部分与一第二介电部分，位于第一介电侧边与第二介电侧边之间。形成一第一掺杂层。第一掺杂层位于第一介电部分与第二介电部分之间的阱区上。形成一第二掺杂层于第一掺杂层上。形成一第一掺杂区。第一掺杂区位于第一介电侧边上的阱区中。阱区、第一掺杂层与第一掺杂区具有一第一导电型。第二掺杂层具有相反于第一导电型的一第二导电型。

提供一种半导体结构的制造方法。方法包括以下步骤。形成一介电结构于一阱区上。介电结构具有相对的一第一介电侧边与一第二介电侧边。形成一第一掺杂区。第一掺杂区位于第一介电侧边上的阱区中。形成一第二掺杂区与一第三掺杂区。第二掺杂区与第三掺杂区位于第二介电侧边上的阱区中。第二掺杂区与第三掺杂区是通过阱区互相分开。阱区与第一掺杂区具有一第一导电型。第二掺杂区与第三掺杂区具有相反于第一导电型的一第二导电型。

下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1是一般半导体装置在反向偏压下的I-V曲线。

图2绘示根据一实施例的半导体结构及其制造方法。

图3绘示一实施例中装置在顺向偏压下的I-V曲线。

图4绘示装置在反向偏压下的I-V曲线。

图5绘示根据一实施例的半导体结构的上视图。

图6绘示根据一实施例的半导体结构的上视图。

图7绘示根据一实施例的半导体结构的上视图。

图8绘示根据一实施例的半导体结构的剖面图。

图9绘示根据一实施例的半导体结构的上视图。

图10绘示根据一实施例的半导体结构的上视图。

图11绘示根据一实施例的半导体结构的剖面图。