[发明专利]一种简易单总线接口转换电路及其应用的数据采集系统有效
申请号: | 201110177874.0 | 申请日: | 2011-06-28 |
公开(公告)号: | CN102289420A | 公开(公告)日: | 2011-12-21 |
发明(设计)人: | 李焱骏;师奕兵;张伟;王志刚;敖飞平 | 申请(专利权)人: | 电子科技大学 |
主分类号: | G06F13/38 | 分类号: | G06F13/38 |
代理公司: | 成都行之专利代理事务所(普通合伙) 51220 | 代理人: | 温利平 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 简易 总线接口 转换 电路 及其 应用 数据 采集 系统 | ||
1.一种简易单总线接口转换电路,其特征在于,包括:
至少两个三态缓冲器,其输入端均接微处理器的数据发送端,输出端分别通过一输出电阻输出到单总线端上,单总线端通过一下拉电阻接地;
一反相器,其输入端接微处理器的收发方向控制端,输出端分别接到所述的至少两个三态缓冲器各自的使能端;
一逻辑与门,其输出端连接到微处理器的数据接收端,一个输入端作为控制端接微处理器的收发方向控制端,另一个输入端作为数据输入端通过串联的两个输入电阻接到单总线端;
一缓冲器,其输入端接到逻辑与门的输入端,输出端通过并联的输出电阻和电容接到逻辑与门的串联的两个输入电阻的串联点上;
微处理器发送数据时,其收发方向控制端输出低电平,在反相器中反相后输出高电平,使能所述的至少两个三态缓冲器,发送数据在所述的至少两个三态缓冲器进行驱动后,经各自的输出电阻输出到单总线端;同时,逻辑与门的数据输入端为低电平,关闭逻辑与门,其输出始终为低电平,不接收输入数据;
微处理器接收数据时,其收发方向控制端输出高电平,在反相器中反相后输出低电平,所述的至少两个三态缓冲器不使能,不输出;同时,逻辑与门的控制端为高电平,开启逻辑与门,来自单总线端的输入数据通过串联的两个输入电阻、逻辑与门输出到微处理器的数据接收端,此外,输入到逻辑与门数据输入端的输入数据通过缓冲器进行放大后通过并联的输出电阻和电容输出逻辑与门的串联的两个输入电阻的串联点上。
2.一种应用简易单总线接口转换电路的数据采集系统,包括PIC微处理器,上位机,其特征在于,还包括权利要求1所述的简易单总线接口转换电路,对PIC微处理器进行收发端到单总线端的转换,单总线端的接到上位机上;
在初始状态下,数据采集系统中的PIC微处理器将收发方向控制端预设为高电平,中断使能打开,简易单总线接口转换电路处于接收数据状态
当简易单总线接口转换电路接收到上位机的命令数据后,数据采集系统开始执行命令,进行数据的采集,在执行采集命令时将PIC微处理器中断使能关闭;命令执行完后,开启PIC微处理器中断使能,PIC微处理器将收发方向控制端设为低电平,此时则开始向上位机发送数据,并对所发送的数据量进行计数,通过对所发送数据进行计数来判断发送过程的结束,当数据发送完成后,PIC微处理器又将收发方向控制端设为高电平,进入到接收数据状态;
与简易单总线接口转换电路的工作过程相对应,在初始状态下,上位机处于发送命令状态,待命令发送完成后则处于接收数据状态,此时不再向数据采集系统发送命令,只有当接收完数据采集系统的数据后才又处于发送命令状态。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110177874.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:印刷电路板
- 下一篇:一种紫薯米糕的生产工艺